關於PLL的頻寬

adamsnet

我看書上說
% h; Z0 `, {5 A& D8 h"迴路頻寬太小則迴路反應慢"
$ o% U2 W7 }# ~9 _2 L# ~我想不透這是啥意思...QQ
7 ~/ x" U! W# b# Q  A  z
以前學的頻寬應該是定義w3db(high) - w3db(low)
: p1 b# v2 ]1 Q9 O2 w1 r4 x" @所以直觀就是操作範圍要在頻寬內
但最近看了一些書
! d/ I% Q. g7 v7 C! A有點搞混
5 W' J1 H* `+ L- s" R  ~0 b+ W4 U想請問各位頻寬有沒有代表啥物理意思
& F0 w3 ?5 w4 k(ex:追的速度快之類的)
" `% P' I- K, u) }感嗯

deltachen

Very good answer, I've learned a lot

roman123

感謝大大的解說和提出，最近正朝向這專案邁進。

gyamwoo

建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。

analogsword

谢谢上面的解释
8 F5 g' l; m! r/ R  q2 r& q% D真的很详细 透彻
+ l; c! m2 w( ^谢谢了

brooo

謝謝B大的解釋

5 j: Q" S- d( g5 e. m& B, M最近也是在想這些問題

但是沒有像七樓大大這樣完整的思考

pk741214yhj

B大好厲害喔~!!!
6 G( H6 B! x7 c, A超感謝B大的講解~!!!
9 z& L% M  [/ y; [! I) t! g" A7 B6 O剛好跟大大有著相同的問題~^^

jesseyu

Very good answer, I've learned a lot

garyinhk

瓦，很多內容，謝謝各位大大~
( o# B8 Q/ _5 Z( S3 Z  b5 A$ z  e謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~

BIJM

讓小弟我來稍作說明一下!!
/ y2 ^2 s. N2 r# a" V1 s# E6 @9 d+ J3 e
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
' Q- K! o1 W* ]- I+ b$ W: _
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
, S% Q( U* B- F  |- c
+ J2 b$ o% s3 ^, k. i8 G而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
) Y8 O$ [" V3 v  d# J
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)

: h: r2 \" X2 Z1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;

$ J: O, d& T8 |1 B6 ?5 w# b. ^2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;
1 O; |: C  X- ^! {
以簡單數學式來看 : 大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)

/ n2 x$ y; }# l4 P由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長

總結 :

大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快

小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
0 V6 q/ F9 J% C－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
3 O4 F! C( e- `1 f: y* \
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來

* r, W* S) D4 r. n" x" ], J1 J3 n1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
, \% w" I, l4 O0 C) o
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
0 U+ F. o% m/ m5 Q# U( T
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，
3 i. S' ]/ ]& U& f5 ^0 W9 w
' l4 E" I& {2 y迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
* N8 g" d- |3 F! q( k
; G6 G4 f8 Z% M0 W, u$ x以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

jinwar

所以說這是設計PLL的trade off.
0 A( U5 K, |* l, n# V7 x8 U人人都想要jitter小, 但又Lock快的電路.

Sgw

感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!

nesty.tseng

對PLL來說,
頻寬大 -> lock快 -> 但是jitter較大
頻寬小 -> lock慢 -> 但是jitter較小

apiapia

迴路頻寬小，迴路反應慢  也會造成鎖定時間變慢
8 c) H( P/ O" n2 V1 z( N但此得到的優點是得到較低的phase noise

layoutarthur824

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學
9 o$ [5 u7 q9 a# V/ i% X6 _" E: d& ]這樣教你   你才比較懂  你先看看書 我之後再回你