|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
3 D3 a2 W9 w( h2 L2 @1 g% i$ C. a, q97年11月03日 (星期一)5 {; T) W/ ~3 p6 y+ F
時 間 活 動 內 容! u7 v1 P p4 j0 H7 v k7 I
8:30-9:00 報 到* i' F; h7 M# G% P2 y
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)
, t! Y- U, d' b1 y; t m9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展) `; G7 S4 m4 n9 s c
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授4 o/ s+ [" b, V7 F7 e) A1 l
內容包含:
) B5 N& z( F- g" \1 i, s5 \1. EMC問題趨勢的發生與分析: \; b4 Q( E, ^- ~
2. 數位無線通訊平台Platform noise 之分析( u# o. Y. B# W4 g
- Platform noise effect
, B* a) i& z' s; C3 n- Noise measurement procedure
" \" ]8 n$ m* c' d6 `3. EMC之原理分析與設計技術簡介& s$ p* h3 U; z8 x
- Filtering2 ~7 A- L* E) c. h( S! @5 ~9 a
- Shielding
, E; j+ y3 L. d3 E- PCB Layout
( c( i9 Y7 ]7 O8 Z: u, \" I4. 電源完整性(PI)之分析與設計/ v& C4 e$ i; M3 |) w
- Power/Ground plane layer impedance measurement0 V" O( J8 m# z3 q* P& u, J' ^
- Power Distribution System (PDS) Design& v/ h) L% [/ h. R5 u
5. 信號完整性(SI) 之分析與設計
3 ?0 }7 V! ]$ E) C2 ]% y- Measurements for Signal Integrity
, x/ R, \; L- f8 Z( w3 c- Multi-Gigabit transmission over backplane systems6 `- O9 z( w, f$ E8 v8 x; i" q
0 d5 |2 r. X( \) j
1 _/ r* ]. e+ G o( N
97年11月04日 (星期二)! W6 g5 o" u* W. O8 D
: u% p# ? g2 G9 V, \" `- {4 m9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授* K) w: Z& A* Q% x- a
內容包含:" {0 y8 U* T) i5 S, n
電磁模擬範例分析
. B5 @7 ?, `5 S, ]( k6. Basic module-EMI analysis of sample board from experiment and simulation, l% C: {9 }, k; b5 K( K
• WBFC Modeling and Simulation& N' w8 a6 s) w1 f% x& u4 n4 U3 r
• MP Modeling and Simulation
% V( ^ y: j8 w$ d: D( ]" R& v! F- r• TEM Cell Modeling and Simulation% F# c0 t V- V1 ?% ]4 o: U
- General Noise Characteristics: q+ R: m; z+ x, Q+ ~: a! ]6 ^
- Power Noise Study
! D- J7 d; r! J: J! O0 ~4 s- Signal Noise and SI Study
# [2 F6 {, ?# V% o# g0 F� Slit on Reference Plane- K0 B2 c+ Y* t; E M3 c( q
� Signal Pattern at the Edge of the reference plane1 ]; [5 U# C7 F$ t- x9 q8 _0 l$ i: A
� Reference Plane change
5 G1 ]; R- z/ s5 Y$ T+ x( b� Trace near the Card Edge$ N9 p9 Y I0 m0 d
7. Trend of EMC issues on chip-level# N+ P; C, x* \% _9 x; S8 p* Z
8. EMC design trend for chip-level+ N. i( N& K6 ]* @# A& o8 a. b
97年11月05日 (星期三)- Q0 y; L) ]0 @: ^1 s
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
0 M& ?' m# h: }3 r, q1 U- H1 \" C內容包含:5 y( \' Q: M1 y6 Q
9. IC-EMC相關標準與量測設備及技術簡介3 L4 i2 Y3 D$ ^/ e, ~8 [
10. IBIS modeling vs. Spice modeling
$ I0 r* E# x0 m( Z- s11. IBM的電磁模擬軟體簡介與其在EMC設計的應用+ M8 _+ X! j2 a) M. e1 u. U. @9 [
12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring3 ]- X+ X6 i0 x) Y y
• New Challenges in Modeling and Measurements
1 f6 L( a6 {9 D& i# x• Loss Mechanisms and Their Significance
" q5 T6 l8 z5 d( T$ x1 c• Limitations of Present Methodologies
: S3 u2 ^* k3 `/ T7 z' Y• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique1 u+ w9 j# A8 x6 ]
• Production-level Process Integrity Monitoring 0 M* i2 l8 A" @) g) G8 o
13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|