高压LDO 过冲问题！

wxw622486

大家好，我现在在做一个高压LDO ,输入电源电压在8－16V,输出LDO 在5V， 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。
  O* g2 q# }7 j问题：输入启动的时候 输出电压冲到7V左右，放电到5V要很长的时间。在加入负载200MA 时，输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决！！
我把电路图和仿真结果传上来！！
% p" L( {; ?! j) f" h
. C7 P! Y" o# O2 e9 u

; l4 e0 B7 {3 ~9 N" {( n" B
2 i" }/ c2 j. d0 B. z7 R/ K; ?
* p8 {' ^" b0 r以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
Rincón-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
9 s$ |# G% c% F请教有关LDO的问题
LDO DC-DC分壓電阻的疑問(等比例的差異!?)
3 N( E4 o( }8 `  u# a/ @LDO测试

! r, g. [4 Z5 [. n3 {

[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]

wxw622486

基准是1.25V ,主要原因是在VFB 在开始为0 时，输出的电流很大给电容充电时输出电压达到7V ,放电时间很长 ，现在怎么防止过冲？有没有什么好的办法！！急急！！
! R( {( S& @8 D* X
+ f+ r) P) {4 X$ U' E! G( a请高手帮忙！！万分感谢！！

fmgay

R25和C18是为了作相位补偿吗？
启动时电压上冲是因为上电时power pmos M30处于ON状态，这会使得负载电容充电。
把C18接到电源上应该可以改善上电过程中输出电压的上冲。

gimayon

推 POWER-PMOS 的電流加到 50U 試試
6 O7 P! `* C6 `" _+ h我之前碰過這種問題  是這樣解決的

wxw622486

我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左右
* v% Q2 S3 L6 y  O/ x，我的在200mV,太大了。请指教！！

finster

你這種LDO的架構我沒有見過和用過
所以無法以個人的經驗來提出建議
我純粹以我以前作過LDO的經驗和你的現象給一些個人看法
3 b% A4 t7 i# r3 i5 K一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手
' h! R7 a2 Y" T. |3 W3 w這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M30
如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制
/ \' \" m  i5 _) v) B9 @9 k除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式
若要作最根本的解法,需從OP本身的performance著手

fmgay

原帖由 wxw622486 於 2008-10-22 09:58 AM 發表
我加大推懂M30 的电流，过冲很小了，但是怎么减少负载驱动在转换时候的突变电压，突然变大，变小，一般在60mV 左 ...

. }$ l( I& K+ F3 x. ]4 Y
' w4 I, M4 u5 Z3 R减小负载变化时输出波形的过冲可以从两方面入手：
& a3 H2 r+ v. I7 }1. 增大OP的GBW；
2. 增大输出电容；（将1uF电容换成10uF的电容；）

jerryhao

input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.

wxw622486

我们是根据客户的要求来做的，负载电容是固定不变的，只有改变OP 的参数，我再看看有没有好的解决办法？？谢谢大家！！！

wxw622486

还想问问几个简单的问题：
, n% @( `7 E0 L$ H% g# V0 w* `" e1，负载变化的时间一般多大？？比如从0A到200MA , 上升的时间一般多久？？
2，电源的上升时间多久？？LDO 的过冲一般多大？？LDO输出恢复时间多久？？
; p+ s) j* W4 }3.如果需要修改OP 的性能》》GBW 怎么变化？？通过什么方式可以达到？？谢谢！！

wxw622486

如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么？？谢谢！！

fmgay

负载变化的时间依照负载类型的不同而不同，不好一概而论，而且在设计中需要考虑到最坏的情况，在仿真中用理想开关比较好一点。
一般电源的上电时间在ms级，ldo的过冲一般在100mV左右，输出的恢复时间和你ldo环路的GBW直接相关，GBW越大，恢复时间越短
增加OP的工作电流可以增大GBW，
* M8 \. K9 T5 G- r) b6 l另外，也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能

fmgay

以下几篇paper供你参考，希望对你有用！

fmgay

加buffer是为了环路的稳定性。应为OP的输出阻抗较大，它和pass device形成一个低频极点，另外，输出负载电阻电容也形成一个低频极点，这样就有两个低频极点造成环路不稳定。
加buffer可以将OP的输出极点移动高频，同时也是引入buffer输出和pass device产生的一个极点。
7 |4 p$ p7 d  l( w/ _8 _) a只有保证输出极点为足够低时才能保证环路的稳定性。

wxw622486

谢谢大家的帮忙，我回去好好学习学习！！

) E5 }+ D" w. t1 O8 S3 M$ a万分感谢！！

semico_ljj

原帖由 fmgay 於 2008-10-23 11:12 AM 發表
尼峖角@个低频极点，这样就有两个低频极点造成环路不稳定。
布O引入buffer输出和pass device产生的一个极点。
2 Y7 R- o) P: [% _6 b只有保 ...

9 f( [; {: d0 {/ N1 t( n# q我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！

alab307

M78/M115是common source stage, 是提供gain, 並非buffer

; a( H3 [# B& v+ A+ u9 A# g$ i1. 這個東西的前面部分就是一個current-mirror amplifier  
) W) d$ W# s9 O    加一個輸出PMOS
2. 加大輸出電容可以防止over-shoot
  v) h$ ^( x/ B2 A3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些
% [1 f, a9 c) g6 F) w4. 可以並一個電容在Rfb, 就是電路圖的R15
! Y! r& Q) Z0 u" }- N) w: M5. 加限流電路, 降低over-shoot
! Y% G& N4 y, F; r; @+ t6. 加軟啟動電路

fmgay

原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表
! k3 G  G/ V1 \/ q& S4 [0 A
5 D2 q/ t8 r5 I% y6 a" H我觉得这幅图里好像就有类似buffer的了？M78和M115就起到了降低输出电阻的作用！

M78和M15的输出阻抗很大的，不是做buffer用的。如楼上版主所说，是起放大作用的。

jevil

学写了，我们正在做的LDO也有个过冲问题，想办法中，试试各位说的方法，^_^。

semico_ljj

好像确是一个current-mirror amplifier，但是电流比例是1：1，比如M14/M115 ，M81/M78，这样有什么好处，其实并没有提供实质的增益啊！