有關於跑sleep transistor模擬

jufeng492g0011

各位前輩好：
6 n. D( I! F' M0 d( P. m; O    我是本論壇新會員，也是剛接觸有關EDA領域的新手，在此有很多不懂之處，請前被多多指教。

' n, ]6 a1 Z- N9 ^9 L: J* T- G    想請問有關於sleep transistor ( = MTCMOS = power gating ) 模擬的問題
    1.sleep transistor = MTCMOS = power gating 是否正確？
% z' \6 Q/ _+ G: E9 s, F& d& s  
    2.使用hspice如何模擬MCNC使用的voltage？
  
  f8 g+ p4 ~2 v; P8 w, z: ~    3.是否有介紹如何模擬電路加入sleep transistor的模擬方法？
( i5 O% _9 [* q7 {$ @4 T* M
, ^# C% T8 S: X  G/ x" }/ L    4.我想要實驗的部分是想要降低total leakage power dissipation、降低total wire length...等。
, q9 P; Y' O( Z5 v       請問前輩我想利用hspice來模擬這個想法是否正確？

+ _$ Z" q" W7 M) ?9 K  r    謝謝前輩的指教，已經找了許多資訊可是還是沒有找到需要且可用的模擬方法，加上同學老師間也無法給予幫助。因此麻煩各位
; N$ D7 B* |& y0 Y( ?    前輩給予指導。

evanchou

1.sleep transistor = MTCMOS = power gating 是否正確？
基本上是講同一件事沒錯

如果你想要用hspice模擬, 其實會相當辛苦, 因為一般來說都會配合相當規模的數位電路,
用hspice來跑會很久, 除非你真的只看dc時的leakage, 但其實sleep transistor的design
! ~: s3 J" J- ?5 ?" q8 J( _% K是需要考慮暫態的in-rush current及voltage drop.
0 ~8 K0 H; k* A8 j2 S模擬可以考慮用其他fast spice tool來做.
# J4 V% K3 L* j& A3 Y4 [/ P: @% ]
- Z. H2 c' l; ?用spice simulation算total leakage沒問題, wire-length的部份在數位電路做APR時
0 P$ B, Y& P% G0 H0 a+ i  ptool就可以給出report.