TSMC 0.18 MIM電容LVS錯誤

ccy3065

請問各位高手.我已經畫好了一個MIM電容.
+ i3 h  C$ w+ V1 @畫法如下.
; G- s( N0 x( h1.先打上VIA56
. c; R% o6 g4 E) f. d0 f+ U2.用CTM5和Metal6(這兩者同樣大小)覆蓋再VIA56上
3.再來是Metal5包住.略大於1和2
4.最外層用CTM Dummy包起來

/ b  J6 t& u% h  O! p$ I. X- FDRC已經確認過了.但是LVS有誤.

/ O6 F! c$ `. i# n6 X; kLAYOUT NAME                                           ne  SOURCE NAME
************************************************************************************************
5 [) C* `# q& s0 o0 f' FC0(-96.425,-81.585) C(M5)                                C0  C(CP)
' @- c, Y" u7 h6 a, y+ d' K9 s  bad component subtype
1 u# e) k: q1 T- F
/ y2 J' }; v) ^! u
請問是不是我有少包了dummy之類的.因為layout好像是只有看到M5.但是.sp檔是識別成電容!
! x: h: F) E4 l; N$ K謝謝各位啦!!

JoyChou

怎麼看起來你的SP檔是要你畫POLY電容的樣子?
你們的MIM電容在netlist裡是定義成怎樣的TYPE?

ccy3065

感謝J大.我已經解決了!
果然是你說的問題.
. J7 ?3 }1 |5 }我的schematic呼叫錯了!
( u5 q* U) M1 i7 V; T& y4 |% I* J, r% P謝謝你!!