Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
. e2 K$ {; S! i. y- E9 ~4 \
3 m* _) _6 u6 I) |# o4 F( r2)A 16-bit Ladner-Fischer adder.

johndoedie

先了解實際電路才有辦法實現
7 w. q7 @, V  h7 ?; O3 r5 R/ ^: c
推薦以下兩本
% Y$ F0 a6 q4 u7 s& V7 z
Computer Arithmetic: Algorithms and Hardware Designs
by Behtooz Parhami
) G& u2 {! [, d+ `. }% X3 B
" ^7 Y$ F2 U) H1 e3 \( |) s# `Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
  O# ]0 o) U; h5 j by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來

[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]