身為IC設計者，我面對的最大壓力？

chip123

8月中旬有兩天整以「如何搭起設計除錯與結果分析之間的橋樑？」為主題的IC設計研討會，如果部分會員們有意參加，在那之前何妨先來討論討論如何？

http://www.maojet.com.tw/Events/index.asp?Page=1
% L( x! m- D; O* Z, i
- ^0 z5 u7 [. L$ C" g0 a* p4 \4 e3 ~引言回覆:
. d* B( b% A5 a  s7 O) c& [& E) qIC 設計的大小與複雜度，對於產出良率與產品上市時間影響甚鉅。設計者除了要面對更為嚴苛的設計工作之外，還必須同時承受時間上的壓力。

即使運用現有的分析工具，在設計除錯與結果分析之間，還是隱約存在一道看不見的鴻溝。就算是針對 Spice 模擬工具的需求，將解決方案與看起來 “還算不錯” 的波形分析結合在一起，依舊不能有效消弭這段差距。完美整合的 “最頂級” 解決方案，不僅使用容易，更可支援以下三類資料的分析作業：模型建立（Modeling）過程中所描述之模擬、硬體量測，以及系統階層。

& @) `0 G8 H* C* J_________________
鏈結IC創新價值鏈，擴大IT市場同心圓
* W) a) Y) o4 M. }論壇需要大家踴躍的參與才能不斷的發展
休息是為走更長遠的路，回覆是發表的原動力