|
Avago Technologies在28nm CMOS製程上達成32Gbps的SerDes效能 : T/ [4 E0 [5 s
最新的里程碑再一次延伸了Avago在ASIC與ASSP應用SerDes IP的業界領導地位3 J! T2 x+ Z4 p; n! @8 d
, o- A9 O. ]# e. \. P1 g7 [【2013年7月23日】Avago Technologies (Nasdaq: AVGO)為有線、無線與工業應用類比介面零組件領導供應商宣布其28nm串列/解串器(SerDes)核心已經達到32Gbps的效能表現,並且可以承受高達40dB的通道耗損,這個最新的SerDes核心不僅重新定義了晶片到晶片間、連接埠端以及背板等介面的可達成資料傳輸率,同時也反映了Avago為資料中心與企業應用提供領先解決方案的持續承諾。4 Q* G3 |6 R5 S1 F0 d# n
' s3 W: W5 u& j( f! o. }5 RAvago公司ASIC/ASSP產品事業部副總裁兼總經理Frank Ostojic表示:「到目前為止,Avago在高效能ASIC與ASSP應用的嵌入式SerDes通道總出貨數量已經超三億五千萬。藉由我們最新的SerDes技術里程碑,Avago持續超前提供能夠帶來滿足業界對更高頻寬持續需求產品開發所需的智慧財產。」. ~4 G3 M2 a1 |8 B
0 m. w$ e2 | ?( b# W
The Linly Group資深分析師Jag Bolaria指出:「透過達成32Gbps的效能,Avago為公司的SerDes技術提供了進一步的穩固度證明。為了滿足以更低耗電達到更高資料傳輸率的需求,各種標準無不持續進行演化改進,在目前即可達到如此的效能水準,Avago已經可以滿足未來的規格要求。」7 U: R+ ~, U c7 v/ Z6 @
9 A+ C. P% ]6 u/ B+ D# V1 i# W
Avago的智慧財產(IP) SerDes核心由於採用了模組化與多重速率架構,因此可以輕鬆整合到產品中,目前Avago已成功在單一ASIC上整合超過400個SerDes通道。Avago 的28nm SerDes核心採用獨特的決策回授等化 (Decision Feedback Equalization, DFE)架構,在多項關鍵效能上提供出色的表現,例如降低整體耗電量、同級最短資料延遲、同級最佳抖動表現以及防串音干擾等。
/ Y% Y" V+ W- h; m7 @; `/ @: L9 z" m; t; _- w- D
Avago在提供準時交貨、高可靠度且高效能的ASIC產品上擁有輝煌的紀錄。而超過30年的設計經驗、成熟領先的階層式設計方法以及涵蓋多重標準的IP也成為Avago針對有線通訊市場提供功能複雜ASIC產品的成功基石。Avago廣泛的SerDes產品系列支援PCI Express、光纖通道、XAUI、CEI、10GBASE-KR、SFI以及IEEE 802.3ba等多種產業標準,為光學、銅纜以及背板應用提供彈性。 |
|