|
賽靈思推出關鍵連結功能IP 打造新一代LTE與LTE-A無線網路基礎架構 全新賽靈思連結功能IP可支援各項業界標準$ {$ T. I/ _% @3 v. E1 a
! G1 f+ W" m, a% r# o- \% _( V: C
全球可編程平台領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今天宣布推出三款關鍵連結功能IP,為業者提供可編程、具彈性和高成本效益的3G+/4G 無線基地台之關鍵建置元素。賽靈思的Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE™ IP、JESD204 v1.1 LogiCORE IP和CPRI v4.1 LogiCORE IP 皆支援各種連結標準,將可協助開發業者在建置全新且具備更高系統容量的無線設備時,克服各種設計挑戰。
8 M+ x# _( i2 Q: l( `, n I
/ U. U2 _& V4 C- T5 B( j) A/ |+ v隨著無線寬頻數據用戶數及使用需求的持續增溫,現今的無線基礎架構已無法滿足需求。行動寬頻使用者的數量在2010年已達5.6億,預計在2015年時會增加至21億*;行動寬頻網路的平均連網速度也將從2010年的1 Mbs,增加到2015年的5 Mbs**。在這種情況下,賽靈思的LogiCORE IP將以更低的成本、更高的靈活度和整合度,協助業者解決系統頻寬越來越高所衍生的問題。 t6 A* D X* @, Y/ c8 G Z5 g
, y+ O) \' n: V j9 }1 q2 c* ~
賽靈思連結功能IP打造新一代無線基礎架構
# k6 U; @( @. m0 C. o7 qSerial RapidIO Gen 2 v1.2 Endpoint LogiCORE IP(第二代序列RapidIO v1.2 終端LogiCORE IP)符合RapidIO Trade Association的RapidIO Gen 2.2規格,也是業界首款真正的Gen 2.2軟IP核心,在1x/2x/4x通道寬度下,最高可支援6.25G線路速率。全新的IP包含一個高度靈活和最佳化的Serial RapidIO實體層內核和一個邏輯(I/O)與傳輸層內核,並具備7系列與Virtex® 6 FPGA的支援,同時搭配可配置的緩衝設計、參考時脈模組、重置模組、以及配置架構參考設計,讓客戶可針對特定應用靈活選擇所需的功能模塊。這款IP更為FPGA/CPU/DSP多重處理器的組態提供雙倍的資料頻寬,能在無線基礎架構的系統中,建置複雜的演算法和訊號處理功能,以因應持續增加的系統資料流量。 |
|