|
SDAccel函式庫包含OpenCL內建功能、數位訊號處理器 (DSP)、影音,以及為高效能低功耗作業而設的線性代數函式庫。而針對特定領域的加速,賽靈思聯盟計畫夥伴Auviz Systems則提供最佳化的OpenCV和可與BLAS OpenCL相容的函式庫。初期的COTS合作夥伴包括Alpha Data、Convey和Pico Computing等公司,並預計2015年年初將有更多合作夥伴加入。# }4 Q9 o8 K5 W6 I
* N* U2 x, q7 x& V0 ~FPGA上首次提供完全的類CPU/GPU運作時間體驗! }" |, i4 U( W' h1 ]& d
唯有SDAccel可支援多個程式的大型應用及類CPU/GPU隨選載入運算單元。與CPU/GPU類似,SDAccel對於FPGA解決方案的獨特之處在於它可在程式轉換時可讓系統續持運作。 SDAccel是唯一在程式執行時可建立FPGA運算單元的開發環境,其中的FPGA運算單元可載入全新的加速器核心。在整個應用執行過程中,記憶體、乙太網路、PCIe® 和效能監控器等關鍵系統介面和功能,均可保持運行狀態。動態的可重配置運算單元也能夠讓多個應用共享FPGA加速器,例如可編程運算系統以支援影像搜尋、影音轉碼和影像處理之間的切換。
F; w) t. r. `$ s3 h& }, ?0 r! {! P, |& ~4 f% X4 v
供貨時程
; {/ @* C/ {7 F: g0 H x* k. r 賽靈思於本週在美國紐爾良市登場的2014年國際超級運算大會中將進行SDAccel實機展示,展示攤位號碼為#3903。欲參加SDAccel早期採用計畫並取得各種功能,請連絡賽靈思銷售代表。想瞭解更多相關資訊,請瀏覽www.xilinx.com/sdaccel網站。SDAccel以已發表的Khronos 規格為基礎,並預期將通過Khronos符合性測試程序 (Khronos Conformance Testing Process),使用者可造訪www.khronos.org/conformance網站瞭解目前的符合性狀態。- U6 a4 {9 |) X! H# N7 m4 N: a
2 U2 R& S3 b! G, F; g, Z; O
關於SDx; \2 U. l. C' x8 c
SDx是專為系統與軟體工程師所推出的軟體定義開發環境系列。SDx可讓非FPGA專業開發人員也能使用高階編程語言,以充分發揮可編程硬體和業界標準處理器的絕佳功能。欲瞭解更多資訊,請造訪www.xilinx.com/sdx。 |
|