你用哪家的FPGA EDA工具？

tk02376

RTL模擬與和電子設計自動化領導公司Aldec之台灣分公司辦公室於2010年5月3日正式啟用，Aldec台灣分公司將為持續成長中、需要HDL設計驗證和硬體輔助驗證的台灣客戶，在加速與仿真模擬上提供更優質的支援服務。此外，Aldec台灣分公司未來將隨著顧客關係的增進持續拓展在台灣的支援服務。
! k0 S, m! z$ o* I6 e! H
Aldec公司銷售與市場行銷副總裁David Rinehart表示，Aldec台灣分公司將以擅於解決方案銷售和客戶關係，並在此基礎上辨識與解決客戶問題的理解設計團隊，來處理在RTL和協同驗證領域所面臨的驗證問題，Aldec台灣分公司將有助於我們未來在亞洲的發展。

2010年5月3日Aldec台灣分公司辦公室的啟用乃是Aldec公司在亞太地區持續拓展計畫的重要一環，目前Aldec在中國大陸、印度與日本均已設立分公司。此外，包括易用性、短學習曲線、高彈性的第三方工具使用、免費的軟體工具評估方案以及平易近人的價格策略等獨特的產品優勢將可解決大多數台灣設計公司的需要和發展趨勢。 Aldec公司在台灣的使命乃是提供卓越的技術支持和設計服務功能，以提高客戶在日趨緊縮的下世代產品設計時程下的生產力。
' F2 s3 W) k+ l, K1 X' M. d; c1 w
) o; a: Q9 K5 w7 F為歡慶台灣分公司成立，提供EDA設計軟件試用下載：http://www.aldec.com/whitepapers/acceleration

# q6 L2 l$ l, o8 ?( FAldec公司簡介
Aldec公司乃是電子設計驗證的行業領導者，提供包括：RTL層級設計、RTL模擬器、硬體輔助驗證、設計規則檢查、IP核心、DO-254功能驗證與軍事／航太解決方案等的專利技術套件。電話：(02)26599119。

tk02376

台灣，2010年12月3日—Altera公司（NASDAQ：ALTR）今天宣佈Arria® II GX FPGA榮獲「EDN China電子設計技術」所頒發極具威信的「創新獎」中可編程元件類獎項，Altera已經出席於11月17日在中國深圳舉行的「EDN China電子設計技術」創新獎頒獎典禮中領取獎項。
1 _& |4 W8 y2 \8 G! ]: p* y
  @1 M9 o( O8 A這個獎項是最廣泛受到業界重視的獎項之一，是由中國的電子設計專家、大學與協會，以及「EDN China電子設計技術」的編輯所投票選出，一年一度的創新獎代表著在整個半導體產業中，能夠對系統設計團體具有重要影響力，並具有創新與傑出表現的公司。
2 Y7 Z& g6 p$ t( i9 q' Y" Q
9 u4 P5 r" j2 U; h3 R4 FArria II GX FPGA具有高達16個6.375-Gbps收發器，以及在1.25 Gbps運作的LVDS，可支援400-MHz DDR3並提供比競爭對手更低50%的靜態功率消耗，這些功能特性與效益，讓Arria II GX FPGA成為市場中眾多應用的理想選擇，像是無線、有線、測試、醫療與儲存應用等。

tk02376

Altera公司產品和企業行銷副總裁Vince Hu表示：「Altera公司非常榮幸能夠連續第三年得到業界的認可，成為創新FPGA產品設計和技術的領導者。這一個獎項代表著Altera繼續成功的交付業界最具創新和技術領先的FPGA。」
, b  s9 R3 ?( j
Arria II GX FPGA是單晶片40-nm元件，滿足了很多市場領域的高速頻寬需求，包括，無線市場的遠端射頻單元（RRU）、行動骨幹網路和超微細胞基地台，固網市場的IP-DSLAM線路卡與GPON多址單元（MDU），以及廣播專業1080p音訊／視訊切換應用等其他市場的大量應用。

/ \' Q+ r# _( ]「EDN China電子設計技術」總編輯Jeff Lu表示：「整合了6G可編程收發器的Arria II GX FPGA，具有同類最佳的訊號完整性，能夠靈活的加速產品開發，而功率消耗也比競爭方案低得多。這一個尖端元件在架構上實現了低成本和低功率消耗，提供工具來幫助解決高速序列收發器的設計難題。Altera的創新產品贏得該獎項是眾望所歸。」

tk02376

Xilinx Vivado 2013.3版以最新UltraFast設計方法、新一代隨插即用IP與局部重新配置功能大幅提升生產力
( P; o% B9 d6 A
9 C3 F9 o: |! _$ A7 K5 D( I　　美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)今日發布Vivado Design Suite 2013.3版本，提供全新的UltraFastTM設計方法、加強型隨插即用IP的配置、整合與驗證功能，以及局部重新配置 (Partial Reconfiguration) 功能。Vivado®設計套件與賽靈思的All Programmable元件進行了協同最佳化，是可編程業界唯一一款SoC加強型設計套件，能夠解決系統級整合、建置與執行的生產力瓶頸。
8 {" t) s. W8 w3 Y8 |
' o8 c7 w. G" T自動支援最新UltraFast設計方法
' d2 R* D' U2 T: B0 V" W
        為了加速設計週期並提高其可預測性，Vivado Design Suite 2013.3版本包含UltraFast設計方法內建的自動化關鍵功能，其中設計規則檢查(DRC)可在整個設計週期中為工程師引導設計作業，並有硬體描述語言及規範樣式，帶來最佳品質的設計結果。

2 m) k, b3 a' w( `5 {& a7 p加強型隨插即用IP配置、整合與驗證功能
$ l  ^1 p% I( J9 D
8 L2 Y/ g# C4 n+ C* D& n: P' E        賽靈思自2012年推出隨插即用IP計畫後，即運用IP-XACT、IEEE P1735加密技術和 AMBA®AXI4互聯傳輸協定等業界標準加速IP的整合。今年稍早時Vivado設計套件藉由提供業界首個內建IP整合器的隨插即用IP設計環境，大幅突破了RTL設計的最高生產力。

tk02376

Vivado Design Suite 2013.3版本透過加強IP整合讓套件更簡單易用，並提供超過230個LogiCORE™和SmartCORE™ IP核心。這次版本升級可讓設計和賽靈思的IP都可做到整個系統的協同最佳化。例如設計人員現在可以在他們的整個設計中與Ethernet MAC或PCIe®等互聯IP分享時脈資源。IP的升級也可以針對IP內的收發器除錯連結埠　(Debug Port) 進行簡易的高層次存取。在Vivado邏輯分析器加入全新功能後，設計人員則可對運行中的AXI系統進行完整的讀取與寫入作業；更可以進行硬體除錯，運用先進的觸發功能偵測和擷取複雜的事件。

, \: C. d& z! V/ @1 O       這個最新版本也透過版本控制系統讓IP整合變得更容易，並運用Cadence Incisive Enterprise模擬器和Synopsys VCS模擬器將驗證流程自動化。

局部重新配置

$ S) c- z# s6 @1 P; V        Vivado Design Suite 2013.3版本也可支援局部重新配置，之前已獲眾多客戶採用並透過ISE設計套件成功地創造了很多設計。局部重新配置技術可在有需要時藉由動態交換功能讓元件資源獲得更好的運用；它也可降低功耗，並可在系統平常運作的同時進行現場更新，毋須停擺作業。

1 H# B( t9 v, L, f$ l9 S+ y        Trendium公司韌體研發經理Stephen Frey表示：「我們在賽靈思7系列的元件上運用了Vivado中的局部重新配置功能，讓我們成功打造出系統級的晶片架構，並可同時達到PCI Express®的要求。局部重新配置可讓我們在不需中斷PCI Express連結的情況下，為網路存取代理 (Network Access Agent) 平台交換協定分析模組，因而可更有效率地運用賽靈思元件。這個方法也為現有的硬體提供升級方法，可藉由全新模組進一步加強產品的功能。」

% i* k. G) t5 I& }8 I  G5 U$ }  q- ~供應時程

7 @: V" k& \3 k# i8 z! T  I2 _        即日起設計人員即可至www.xilinx.com/download下載Vivado Design Suite 2013.3版本，並可上網參加Vivado設計套件的網路訓練課程，同時運用UltraFast設計方法和Vivado 設計套件的 目標參考設計馬上讓設計生產力即時躍升。