|
賽靈思全新版本設計套件適用於更多設計流程並革新IP易用性
Xilinx Vivado 2013.3版以最新UltraFast設計方法、新一代隨插即用IP與局部重新配置功能大幅提升生產力 0 U1 ?' Q ~+ d# I/ V
& W$ V% G* ]" Z s9 g3 i6 j
美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今日發布Vivado Design Suite 2013.3版本,提供全新的UltraFastTM設計方法、加強型隨插即用IP的配置、整合與驗證功能,以及局部重新配置 (Partial Reconfiguration) 功能。Vivado®設計套件與賽靈思的All Programmable元件進行了協同最佳化,是可編程業界唯一一款SoC加強型設計套件,能夠解決系統級整合、建置與執行的生產力瓶頸。
# G( q, j, X& m3 b6 B/ m
, \: ?; e6 j7 z) w: m( E6 |自動支援最新UltraFast設計方法0 v6 i' s+ x# S( L+ b$ ]0 d5 a
0 C, s% a$ U; @5 |+ X* K, u5 H, j 為了加速設計週期並提高其可預測性,Vivado Design Suite 2013.3版本包含UltraFast設計方法內建的自動化關鍵功能,其中設計規則檢查(DRC)可在整個設計週期中為工程師引導設計作業,並有硬體描述語言及規範樣式,帶來最佳品質的設計結果。
: p& N, V( G" f' T) p0 I4 M6 D5 ?# ]; F& y3 c, J$ x
加強型隨插即用IP配置、整合與驗證功能
( P1 _0 x0 Y: [9 Q" D
) N; U) T0 m$ V* r/ d' T$ o 賽靈思自2012年推出隨插即用IP計畫後,即運用IP-XACT、IEEE P1735加密技術和 AMBA®AXI4互聯傳輸協定等業界標準加速IP的整合。今年稍早時Vivado設計套件藉由提供業界首個內建IP整合器的隨插即用IP設計環境,大幅突破了RTL設計的最高生產力。 |
|