電路模擬上最頭疼的問題

chip123

瞭解一下大家在電路模擬上曾經碰到過哪些問題。願意分享些經驗者，賞+3 RDB 以上!

yhchang

有些電路的模擬  一定要用準確的軟體來跑
+ Q' U! T7 P# S6 \3 I但是又會花很長的時間模擬
2 e  t  `6 {  I, c2 I/ d- s( p8 }所以最後就變成  自己作電路計畫的時程非常重要
& u( Y" r1 |& i, k不可以把要跑很久模擬時間的工作擺在最後做

ahsi

基本上我是覺得有兩個地方
第一:軟體的模擬時間太長。(等到要睡著了)，只好犧牲準確度囉!!
第二:軟體的收斂度要注意。。。

edward0519

模擬軟體準確度差，很容易造成Sim Engineer自信心不足，
: |! a! R' }* H- J0 D+ |總是無法找出最適合的論點去解釋issue。
& Z- n) u) T4 u; m模擬軟體收斂度差，在HSPICE相當常遇到，
9 h  E% P+ g5 a$ n: D雖然能利用某些指令將其收斂，但相對的也會影響準確度。
軟體無法支援multi-port S參數或w-element，
我想目前不支援這兩種格式的sim軟體，應該沒辦法存活在EDA界吧！

andy2000a

不同 case 要分開說
# w) N, l  m" G2 G% V8 q
SOC design : digital 很多 analog 一部份 .. co-sim 要很久  因為 兩邊要互相等  萬一 analog 很慢
   但是 不跑又不太行 , 除非使用 behavior
HDL :  如果電路大 post-sim要花不少時間
analog :  不準  就算 hspice 還是一堆不準 , 還有 postsim  還有會發散  
. B* E4 F1 N( A2 k+ j, o( u8 ZRF :  noise 問題吧

masonchung

請問您如何做SSO/SSN 或 Power Integrity ?
用啥軟體模擬呢?

我蠻好奇的是NB EE Simulation engineer要做那些模擬?

henrylai

PoSim時間過長

brian_shu

大家好,

我是 NB EE Simulation engineer.
我覺得最大的困擾是 有些資料無法從 IC 提供商那邊取得
5 r6 ^& T  h0 {! D7 T* Q: o/ v(例如 IC Package Model with power/gnd effect 對Power Plane 是理想的設定下 是不需要上述的資料 可是要做 SSO/SSN 或 Power Integrity 時 就很需要這些Data.)

資料或模型不足 很難做到後續EA的驗證~
' j- p; U; \8 I" [
' W& @, t9 i  F( c這是我目前 做困擾的事~