電路模擬上最頭疼的問題

chip123

瞭解一下大家在電路模擬上曾經碰到過哪些問題。願意分享些經驗者，賞+3 RDB 以上!

brian_shu

大家好,

我是 NB EE Simulation engineer.
  n7 E- J: Z. m/ A1 ~$ W. {6 H我覺得最大的困擾是 有些資料無法從 IC 提供商那邊取得
/ A. ~% j. r% `  U+ K; L(例如 IC Package Model with power/gnd effect 對Power Plane 是理想的設定下 是不需要上述的資料 可是要做 SSO/SSN 或 Power Integrity 時 就很需要這些Data.)
" ]9 [) G0 [" O
資料或模型不足 很難做到後續EA的驗證~
, @' @/ G9 r# s8 t  N! f
, v& r7 u/ y" {1 l, O" K這是我目前 做困擾的事~

henrylai

PoSim時間過長

masonchung

請問您如何做SSO/SSN 或 Power Integrity ?
: `4 V/ Y/ F6 _& `用啥軟體模擬呢?

# _0 c! F2 v( n$ J, h# t9 u我蠻好奇的是NB EE Simulation engineer要做那些模擬?

andy2000a

不同 case 要分開說

& _2 W0 ~. p/ P' q& `; D2 g2 H( _SOC design : digital 很多 analog 一部份 .. co-sim 要很久  因為 兩邊要互相等  萬一 analog 很慢
7 y3 H" M* b- |, r% y   但是 不跑又不太行 , 除非使用 behavior
HDL :  如果電路大 post-sim要花不少時間
analog :  不準  就算 hspice 還是一堆不準 , 還有 postsim  還有會發散  
+ }. @+ S* p! o/ WRF :  noise 問題吧

edward0519

模擬軟體準確度差，很容易造成Sim Engineer自信心不足，
總是無法找出最適合的論點去解釋issue。
4 T& H) |# E" b* A' `" C模擬軟體收斂度差，在HSPICE相當常遇到，
雖然能利用某些指令將其收斂，但相對的也會影響準確度。
0 M7 r) _$ _8 s軟體無法支援multi-port S參數或w-element，
( Y! e5 a* V! h3 ?我想目前不支援這兩種格式的sim軟體，應該沒辦法存活在EDA界吧！

ahsi

基本上我是覺得有兩個地方
第一:軟體的模擬時間太長。(等到要睡著了)，只好犧牲準確度囉!!
第二:軟體的收斂度要注意。。。

yhchang

有些電路的模擬  一定要用準確的軟體來跑
但是又會花很長的時間模擬
所以最後就變成  自己作電路計畫的時程非常重要
2 m5 u- G( f  I3 m7 o不可以把要跑很久模擬時間的工作擺在最後做