EMI 設計要點

stevec96

這是一個好題目
首先, EMC 輻射能量 絕對是clock 能量遭遇阻抗匹配 unmatch 的副產品,根據這個理論在layout 區塊性的看好 layout 使其信號去回迴路順暢與阻抗匹配,別以為多加Decoupling / Bypass CC 就可以解決問題,
任一個trace上的節點都會產生共振頻率反彈,
; C7 c* f4 ~) }4 M4 k任何一個though-hole都會產生L+C+R的效應,
( H# d! b/ s% I& @  p( \; o5 Q越乾淨的trace越容易控制好阻抗,(接近理想值) ---- 怎麼去怎麼回 ----
1 u; b. y7 }* mlayout 是EMC的核心手法, 所以第一版layout 決定了這產品的命運
, o7 I5 z9 {- x; g該隊 H/W,M/E 堅持的想法就應該堅持,否則痛的是自己
7 j% p: ]9 V9 A3 ~( A4 z/ }" ^debug 是救急 -- 老闆最怕的部分 -- 成本增加 --- 產線組裝困難

4 P9 W& w0 Q) [9 Q& _! l/ l下回聊

stevec96

EMC 的學習與成長過程,每位工程師都有一些共通點,由 try & err 的小工程師一步步成長到獨當一面的EMC主管,有些歷程會困住一些人,以致流失了EMC人才,
在這邊我試圖做個引子,讓我們不致在projects壓力與老闆的懷疑眼光中,失去自信 (因為EMC過不了,project delay  好重的壓力  關進Lab練功吧)
2 G3 n% B) |, z# a* y
Step 1:
   混沌期: 聽說EMC很紅,找份工程師做做,測試也可以.
# c2 y' D) g+ T* |0 @! w9 RStep 2:
' c5 I; o+ }+ o$ ^: M" u   萌芽期: 法規似乎朗朗上口,貼貼gaskets, 銅箔好像也能降低個5~6 dB,原來EMC就是這麼回事, (見縫插針).
0 S; t, Q( c+ z0 e% K" M% d自己就幹過在PC機殼邊貼了一圈gasket,造成產線QA不良與工時耗損,唉!被我老闆拎著見廠長大人,當場指天發誓限時解決.(粉心虛),  敝人差點陣亡在這一時期,幸運的是廠長根本不相信我的誓言,找來國外母公司EMC支援的俄國主任工程師(他給我看他在大三讀書的女兒,吼!!一級美女~~~~粉抱歉,那時我已婚她未嫁)很負責且親切的分析與解決問題,開玩笑這是他的業績—必須負責的解決交差--,我兩眼冒著凶狠的金光,挖咧!!發了!!!EMC原來應該是這樣玩的.就這樣我成了black magic的俘虜.一輩子.
Step 3:
' m5 Z! G* T, C2 k   發展期: 工欲善其事,必先利其器, 俄國工程師介紹我看這本書,他稱這是EMC Bible,我也同意.它也是後期我在多年教育訓練的必備課程.新進工程師全本必須通讀且做PowerPoint .跟大家分享他的心得,(嘿嘿!狠毒但有效)
Emc & the Printed Circuit Board: Design, Theory, & Layout Made Simple by Mark I. Montrose
- B  E7 w3 v4 c- B% f   EMC的全盤設計精華,都在其中(IDMEEEEMC),但只知其一不之其二是這時期EMC工程師最大的麻煩,或許說是陷阱,幸運的是我年輕時花了4年在機械設計工程系(讀書).就業後轉行又花了8年在電子硬體設計(包含RF),所以避免了這許多麻煩,這本書的每一條設計都被我與我的team(後來功夫長進被升官了)私自運用公司在職訓練逐一驗證完畢,除了damping繞法(磁場強度不一)有所出入,全部證實是可靠的(differential /Common mode),
Step 4:
   升天期: 當理論與實際都通達時,通常解決問題是信手捻來,因為對造成的原因可以經過簡單的信號驗證,一一釐清後,直達問題核心,藉著debug的經驗與能力,提出最佳solution,沒有之一. 預前設計是這時期的主要職責.
/ ~; F  Q! _* }8 [0 C; e
; \: W  L" _0 e6 K   這些是個人的小小心得,供大眾參考.謝謝