設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › EDA 設計討論區 › 來分享管理Opus電路的經驗吧
返回列表 發新帖
查看: 3600|回復: 0
打印 上一主題 下一主題

[問題求助] 來分享管理Opus電路的經驗吧

[複製鏈接]
ceusiin
跳轉到指定樓層
1#
發表於 2007-1-12 00:36:14 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
現在一般IC design house最常使用的基礎電路設計環境應該是Cadence的Opus3 }% [* O; P+ P) ~
但在電路資料庫越來越龐大的時候$ f! ~8 K' N  [% E4 c/ M; Y) s
Opus好像沒有一個有效的方法去管理這些電路
: Z, w' @% n1 w' Q有在用Opus可以來分享一下1 h% J1 x! X+ X2 i
對IC設計公司來說: u5 p/ Y6 |% f; A7 z4 v5 R7 o6 f
如何有效管理一套龐大的電路資料庫
: k# t# P( G; U' f還能讓工程師很快的找到自己需要的電路來使用
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 07:56 AM , Processed in 0.100012 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表