10 Chipcoin
有沒人有類似這個的疑問?
; x" M) B# }% e8 |* e' N u2 @: a Can someone tell what are the different EDA tools that exists? 3 E! Y/ T) W( L: M; n
( I t- {8 F1 p, O W, T
本版這些主題(投票、討論)你都看過了嗎?
4 W+ b' z }. P% u8 B 2 A' q K) h3 b2 W. g; ^
EDA戰雲密佈!RD戰力分析? 6 U2 r0 K+ F+ m' \, |( D/ e
實現65 nm設計需要購買哪些DFM工具? 3 `/ k, Q9 K# Y1 S1 e3 |8 P* m$ d
DFT 使用工具調查 DFM 工具戰力分析 # {: z+ L4 M+ O1 c! Y: f5 x3 p
Cadence軟體工具介紹 Synopsys軟體工具簡介
7 u7 W1 U; Y, I9 j 預測2007年十大熱門EDA議題
& Y/ N, a6 K- m9 m8 E: M0 k- @/ c& Z W 0 o. u1 o) R5 [: A" x
EDA Innovation through Merger and Acquisitions ' S/ @$ A2 I Q% Z [2 B/ P
8 X6 L! V2 W+ r. ^! ~$ b
" B' ^8 n/ A$ Q- o
8 Q, t& X1 \& n, I6 j: p4 _ 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?8 v% J- ~# D: z1 W. O
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : . T3 C- ~: [ G: t: X
6 v; Z( h' n! [
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:2 [5 d9 {4 F" B4 S
% S+ b8 d8 v5 N: L8 F, ?' B 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?: c5 | o. y X# K1 L' R
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
( b1 ?( x5 V' s0 f# s" P 3.激勵方案:也許...
2 q! }/ A; K* j) w4 l Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...2 q- h& ~4 x' B. Z& Z& b; @
chip123 在沒有 APR 討論區 :
W; E. w1 f* n/ r, `7 ~. \ Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
8 j0 E4 V! v" K z( m+ j$ H$ B
( |: {1 g$ U: u: w5 Q! N' Y! Z chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
& |5 g* Z$ ^8 @) G - A6 I n; g6 ? Y
EDA 電子設計自動化 : |( ]" h& I1 K% l6 I
Ø ESL設計與模擬design & simulation ; K/ B+ M5 O& q" u& M: r
Ø RTLsimulation 9 E" I; X) M4 @8 a0 N
Ø 邏輯合成 Logic synthesis # [5 V" Q6 R3 ~5 B
Ø IC 實現 (Implementation)
1 @+ {* ~' P0 \* G Ø 定製佈局和佈線 Custom layout
# S& K& }+ a1 T& O Ø 設計規則校驗 Design Rule check 0 L0 B) J, A* h& h1 {( ~" d
Ø 解析度增強 (RET) 技術 $ i) H6 J" b2 Y9 W
Ø PCB 版圖工具 layout tool
: s1 n! ^8 J9 T6 r8 z Ø FPGA 整合
7 M; T3 Z# l# v" \- T' H2 C# |
9 ?$ W3 s0 w# S EDA Tools 的次分類 0 ~8 p7 k4 J+ G1 g3 }1 H" ^' O4 @
6 Y8 ]2 I1 j1 N8 h! Y RF Simulator ( Xpedion )
- d- ], j; W4 j- R0 k7 `7 z Transistor-Level Debug System ( Sandwork )
: P+ q0 Q4 g: Z5 T9 g: {' e Project & IP Management ( Synchronicity )
& ], v9 k5 @: t HDL Simulator and Designer Series ( Mentor ) 6 K; p }* r5 _( ~5 E, U, I
Characterization ( Magma's Silicon Correlation Division )
% Q4 R1 _2 d1 j7 K% F PCB Layout & Signal Integrity ( Mentor )
' Z9 ]1 K. s) } Physical Synthesis and Prototyping System ( Sierra Design ) M/ o1 f* M/ h' e) x9 z
Automatic Constraints Generation ( FishTail ) ) J+ o8 q' _* a3 c5 U
Verification and Emulation ( EVE ) ; X+ `7 e) l1 c; C5 y- U
Power Analysis ( Sequence )
$ y3 q4 t9 f) I8 U) n [ Integration of OrCAD & PADS PowerPCB ( Precience )
+ H/ J, m' b1 \. f7 ~ Component Obsolescence & Supplier Management ( Precience ) 2 K# k+ s3 `: ^3 j4 v- n
PCB CAM ( WISE Software ) ; L5 _ w; l% `& b1 m {5 V
8 F) g: ^3 Y \ EDA環構服務
/ Q/ b, Z% S# P1 ~2 V3 y http://www.nspark.org.tw/nspark/EdaServiceAction.do 1 r! J# A& p" n! E% F' S
我來回答