10 Chipcoin
有沒人有類似這個的疑問?. C( T5 f7 I; O/ k0 J9 C
Can someone tell what are the different EDA tools that exists?
3 U" U$ D+ m* C3 F: R6 s! I" _( O
: o* t1 M, q9 o 本版這些主題(投票、討論)你都看過了嗎?' Q; r* { k0 ^! m9 J6 w5 v; a3 X
. N, K1 ?& e8 H4 H* [1 }- n: g
EDA戰雲密佈!RD戰力分析?
" [, A$ v. g2 L# T" d" p 實現65 nm設計需要購買哪些DFM工具? 0 S' r' a: R3 J% G2 V) k3 g. v
DFT 使用工具調查 DFM 工具戰力分析 9 @- r6 |- f" T6 j. K/ J) @, E- C
Cadence軟體工具介紹 Synopsys軟體工具簡介
; R. |- _7 a4 ~* V0 x: g 預測2007年十大熱門EDA議題 * S3 ~( E- P) [& r; j! `7 {
9 S( ^) V7 ?& z- R. g7 X& L/ w7 e EDA Innovation through Merger and Acquisitions 4 x; i; L3 |! [* E
$ q* z8 X$ R9 G
' L( m; g; ~; k/ e M
( N& b; @* u9 G* [; W$ L, B 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?: B) y5 E) j" o- t. [$ j
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
, E' D ^4 B0 S$ y
, e- N$ G, C# k, o9 C7 v. N; ?& h! l8 X 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
6 ~- q2 M7 b0 H, K
3 ^; }8 T! N9 v7 s" m, _ 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
5 T# [/ J( }3 j/ T5 f) x6 w 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
( k/ L! R& Z# ~ t9 t: R 3.激勵方案:也許... 4 a3 M: [, ]) i+ \+ J7 j
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...# L) S" q$ @8 _% \
chip123 在沒有 APR 討論區 :
9 @3 h4 I+ n9 F( Y" V Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
+ n- \7 g! ~3 X
5 \9 [# c1 m7 B V chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
F( O9 H6 z+ ^6 p$ S8 \
) Y- ^ E4 {- _ E/ ~7 l EDA 電子設計自動化 5 l9 {! |$ c ]
Ø ESL設計與模擬design & simulation ; R0 `& y$ ~# W
Ø RTLsimulation 8 u4 Y: n# s5 }) u3 r8 z
Ø 邏輯合成 Logic synthesis
( D* I$ N0 E) ]) G t9 m Ø IC 實現 (Implementation)
/ ? O1 V6 A3 K* P" e7 p( n2 x Ø 定製佈局和佈線 Custom layout 6 R }2 k+ b+ p6 U% U
Ø 設計規則校驗 Design Rule check 8 M7 b A$ |# r1 G- ~4 t8 k
Ø 解析度增強 (RET) 技術 / _3 B* L8 A2 e- x
Ø PCB 版圖工具 layout tool
+ [( y) x0 v9 C+ L9 F }* M Ø FPGA 整合
& ]0 M, o" z+ V) E* T
& U+ G6 g. M$ n) M3 n+ c EDA Tools 的次分類
6 Y, S" Y f5 D5 u; f5 X" y ) ]) z/ Y9 P; D6 O
RF Simulator ( Xpedion ) ; m' M: t. W5 ?* K
Transistor-Level Debug System ( Sandwork )
% b+ H7 R0 C; ~ ~ Project & IP Management ( Synchronicity )
' D" f6 f+ O8 H( k9 u8 r" x- g* N# ] HDL Simulator and Designer Series ( Mentor ) ) B' C. `" ^! b
Characterization ( Magma's Silicon Correlation Division )
* L+ L, n) c& Y8 x, q) M PCB Layout & Signal Integrity ( Mentor ) ; H9 C: w- G) o7 @3 d
Physical Synthesis and Prototyping System ( Sierra Design ) , ]7 i5 R A) y; B. ^: U
Automatic Constraints Generation ( FishTail ) ' ~8 r0 _# C: y7 I
Verification and Emulation ( EVE ) : h; K9 T8 D9 u+ ?4 \
Power Analysis ( Sequence )
- n V0 F/ q" ?9 w1 R* y; c K Integration of OrCAD & PADS PowerPCB ( Precience ) + d, X- B" n4 T2 R
Component Obsolescence & Supplier Management ( Precience ) + W( R9 i$ M( t2 U N0 Z: k# n
PCB CAM ( WISE Software ) 9 |. j$ r) ?. p7 d) c; D
& E0 f" T+ m+ b7 v/ U( d1 g
EDA環構服務
0 R) u# j4 P2 s" e, X5 c http://www.nspark.org.tw/nspark/EdaServiceAction.do
. W2 P$ Z' }, H' S0 e; F+ l p
我來回答