10 Chipcoin
有沒人有類似這個的疑問?
! D, S3 W8 T1 C, P' h" F2 r x Can someone tell what are the different EDA tools that exists?
) w# R4 m3 O. Y, t( ]1 {) N
( S4 W! L: Q0 ~3 ?- K: `2 c 本版這些主題(投票、討論)你都看過了嗎?
9 l: r% j; e; M# H" p
+ k4 F$ \8 R6 I) z9 Z) Q' _ EDA戰雲密佈!RD戰力分析?
( k: A/ A) R- u' f+ @- z! g" i, b 實現65 nm設計需要購買哪些DFM工具?
: @2 U/ s5 s! w DFT 使用工具調查 DFM 工具戰力分析
! w6 N8 A; S& ~ M& O& p Cadence軟體工具介紹 Synopsys軟體工具簡介 : o9 G( h7 N4 I" y
預測2007年十大熱門EDA議題
& g9 d" `, K( |+ O
% ? w* \9 r i, [ EDA Innovation through Merger and Acquisitions
" A p5 ^1 x8 W* h + h0 G# q$ a' A( W1 L# J2 X
5 {3 h8 e! C0 [1 ^+ t
! s w& [, U7 i! u5 E- E2 l 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
5 T' w! S5 e* g8 x* e+ J& U( n 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ) M5 Z a, d. x3 l7 o& z9 c% {
0 N, W, W: T8 [' G# O' }3 l6 _/ n 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:8 u9 e% F, o7 N3 S! A# a# N
' u5 o. F d K$ q6 m+ q: G
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
1 R8 ~* j3 B" R* ] 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
% E$ o3 S; T: ]0 I! Y" ] 3.激勵方案:也許... : M! a. x7 Y- e
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...0 h) y* a/ N2 G9 Q' e! r
chip123 在沒有 APR 討論區 : : h" K. s* ]9 O$ F4 |
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
+ v- m8 q/ o4 s/ Q
4 B1 b$ n5 l; u0 k$ w2 c- G% R chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? . \; R6 m" l; l& U$ u
9 [# A8 H8 n( x- p& U5 c
EDA 電子設計自動化
' q2 V( t0 {5 W3 @ Ø ESL設計與模擬design & simulation $ z) N" A. x4 x2 v- t
Ø RTLsimulation
) R) G+ Z+ [, k) q% d$ O Ø 邏輯合成 Logic synthesis
3 \% y2 z/ r7 C/ n Ø IC 實現 (Implementation) $ Z! R4 \! T- }8 [/ C
Ø 定製佈局和佈線 Custom layout 6 N( m' G: ^9 r. j. ^$ |9 K
Ø 設計規則校驗 Design Rule check * r2 i) @- v7 b9 b
Ø 解析度增強 (RET) 技術 6 }2 \5 g1 D# W; A$ |5 y! I
Ø PCB 版圖工具 layout tool * U" Z7 W) n, r4 g* k3 E: D- k) N
Ø FPGA 整合
" C5 Q: [0 Q6 V# c8 I1 s # {) e W8 T6 w
EDA Tools 的次分類 - R; ?2 o5 E+ Q* Y1 A3 A1 A
3 M, K1 r% f0 f. r0 F$ H RF Simulator ( Xpedion )
1 I9 {/ m" R& @) C0 N$ a8 q Transistor-Level Debug System ( Sandwork )
3 N0 r/ ?+ c# Y Project & IP Management ( Synchronicity ) 5 `1 Q9 T: ]: F
HDL Simulator and Designer Series ( Mentor )
" l% R, M3 E5 s. D5 T# w7 K$ H Characterization ( Magma's Silicon Correlation Division )
' n- C6 D5 `% `" n- d& k2 }: _ PCB Layout & Signal Integrity ( Mentor )
9 d1 A2 D: [( G Physical Synthesis and Prototyping System ( Sierra Design ) * C" I) j3 }' R0 i, s
Automatic Constraints Generation ( FishTail ) 7 d+ J; F6 G' n7 \8 H/ ^
Verification and Emulation ( EVE ) . @0 ]% X7 e; k7 n
Power Analysis ( Sequence )
9 S, H. t' ]" ]9 @ Integration of OrCAD & PADS PowerPCB ( Precience ) $ B& v) [7 y# C, y% a5 I
Component Obsolescence & Supplier Management ( Precience )
, ~6 O+ V2 a9 a. e) u/ [ PCB CAM ( WISE Software ) , k7 k; Q8 g; p9 h; f" @/ }+ L Z
* U, H5 s3 i8 g$ F EDA環構服務 . X( Z1 @1 h! f Y7 F5 U
http://www.nspark.org.tw/nspark/EdaServiceAction.do
* _* v7 O+ C; q( _# s( z$ e
我來回答