10 Chipcoin
有沒人有類似這個的疑問?
7 J& |' @5 A, o a4 n) r+ @. u Can someone tell what are the different EDA tools that exists? " u8 |" W6 s* @: c4 M4 _
* P6 P8 `: d5 o3 E* S
本版這些主題(投票、討論)你都看過了嗎?
7 e- x7 R+ J( S* D* x8 C+ r
5 t" j- D+ h) j- g EDA戰雲密佈!RD戰力分析? G- y5 V3 Z. @1 k
實現65 nm設計需要購買哪些DFM工具?
# s- d; Z4 m+ O2 I- M% j7 @ DFT 使用工具調查 DFM 工具戰力分析 , Z* J/ U. M8 V, m# A9 X
Cadence軟體工具介紹 Synopsys軟體工具簡介 ; g/ |7 o5 \1 i! ~# T& y
預測2007年十大熱門EDA議題
$ W; {3 n e0 [ M6 ~1 X 6 {& N5 y k+ r2 p; N4 I- p
EDA Innovation through Merger and Acquisitions ! q6 g/ c5 ^3 _( k; e
; \" g$ G; @$ C: S
: X5 w" r6 z' W& v
& q& T) s/ f. I, h( N 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?: J/ x8 ]/ C0 j" |; V7 F* }; e
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ' I8 D. o8 u, E( M* b
# }8 C( N; V" s# o
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
8 A! h2 e; j" B9 a : `2 m+ h! F( M; n7 {6 R' e
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
2 j+ ~& J5 y7 m5 j z 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? . O& c% q: J7 A3 c5 [, Q
3.激勵方案:也許...
) \; Z8 `1 ?3 W9 |: U" M" S* v Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...$ W( H# L$ X9 n" p4 ^1 E# r2 u# W: B1 c
chip123 在沒有 APR 討論區 : t* i) M+ M0 X
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. 7 j$ i/ R% i, b8 p5 o9 M
; B9 W3 J, ~3 |4 O; }1 f
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 9 z$ _. d* s9 j4 X7 N$ i
# F! R6 E1 j; n0 F# ]0 R( |3 n
EDA 電子設計自動化
0 c2 ?, f5 m% D' | Ø ESL設計與模擬design & simulation " D" [7 t# l$ Y& ]5 n6 ?. w7 h
Ø RTLsimulation 0 M) z. S/ `; }( O$ I3 c# H$ d$ S3 {
Ø 邏輯合成 Logic synthesis + r; v. v" O s& z. q
Ø IC 實現 (Implementation) ! ~' _5 r9 W G2 o* l' v
Ø 定製佈局和佈線 Custom layout R$ N" X1 d1 q. X: n/ B; k! d: H) V
Ø 設計規則校驗 Design Rule check 5 ?" [: Z, P* r5 ?$ X8 o& I, A6 e
Ø 解析度增強 (RET) 技術 2 O o4 b' p. e z
Ø PCB 版圖工具 layout tool
) f6 O* t3 q* t( O/ C+ ^ Ø FPGA 整合
6 k7 A9 ^* x& q" C
) n2 d0 I0 u+ C3 s EDA Tools 的次分類
/ G4 z7 v7 x" v8 L( H. r ) V& s- x7 S9 q5 {3 B+ }" G
RF Simulator ( Xpedion ) $ K K, H' o9 @/ @( _
Transistor-Level Debug System ( Sandwork ) ' m% X1 e$ p- r$ P, x. w+ M% t
Project & IP Management ( Synchronicity )
$ c( Q9 r1 a" Q HDL Simulator and Designer Series ( Mentor )
% P, P% ^1 P$ X4 q C) a5 y; M# Z Characterization ( Magma's Silicon Correlation Division ) 3 _7 C m6 ]( F4 |1 M. n f& Q$ P
PCB Layout & Signal Integrity ( Mentor )
M$ {3 B9 I& h1 }+ | Physical Synthesis and Prototyping System ( Sierra Design ) , K" C+ Y2 M, q7 Z
Automatic Constraints Generation ( FishTail )
* f9 M7 E* G1 [* M- h Verification and Emulation ( EVE ) 6 L# _" k: K$ p7 Q
Power Analysis ( Sequence ) $ {" e3 w6 W9 a; [0 J4 n) ~7 |6 y
Integration of OrCAD & PADS PowerPCB ( Precience ) 9 L7 x% L: }0 }0 x
Component Obsolescence & Supplier Management ( Precience )
7 u' b( e5 e& h* a! I( E: q0 Q$ u PCB CAM ( WISE Software ) 1 a0 e4 g3 p# {. L' _" V9 S) \' t" c6 q
& p' f9 G$ p8 b* \6 b/ a EDA環構服務 ~9 W) g# p& A5 s( K- F3 M- J
http://www.nspark.org.tw/nspark/EdaServiceAction.do 1 t4 V* F( ~' F& T) C* z: H
我來回答