10 Chipcoin
有沒人有類似這個的疑問?
* X9 i% ^, `: x( |9 C Can someone tell what are the different EDA tools that exists? % F$ w( ~( A0 H1 B- P/ n* P
2 {! f- `8 `# h/ t 本版這些主題(投票、討論)你都看過了嗎?% f, M- m+ O9 r9 ?
1 Z5 p* H W$ ?' u! J5 a+ k& ^
EDA戰雲密佈!RD戰力分析?
) ?" ^. w! @& ^% n% ~9 n 實現65 nm設計需要購買哪些DFM工具? ) s# I0 V# f4 K- f, K
DFT 使用工具調查 DFM 工具戰力分析
( P0 g& ~+ Y3 o3 ] Cadence軟體工具介紹 Synopsys軟體工具簡介 v, w# p1 _5 J( C* E
預測2007年十大熱門EDA議題 & ]! Y, `6 s0 w. e; t' _2 q
, M2 V5 J I+ ]5 I1 q% q EDA Innovation through Merger and Acquisitions
, u: u- m+ w( ~# m5 r% o
8 v) T1 K K) U5 y. w; F
" J. B0 E$ I; V ; [; Z, I$ z! q; ?8 F( g
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?1 E# O9 o+ j( X E7 V! u
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
. ?7 b' @, M3 h* P3 {7 p 3 Q5 `+ y/ m% }4 Z* S. K- y% j
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
0 r1 |7 r9 j9 v( W & F9 @% o& U; k Q' C6 U
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
8 `1 j) {* | f! J 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
9 t: b3 Z1 J: z# q9 s4 ]$ f# O 3.激勵方案:也許...
`" p. j2 q {) V' y' L- [ Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
# H: ]9 c! b* o2 M a chip123 在沒有 APR 討論區 : & R8 y4 ]: q- y& V
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. % f6 U' ~6 O; Q% Z% f4 i' h
9 p# I/ Y' a: I" k1 H: H chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? & n, O7 X* {9 `; i$ Y
! w& o! M: b' A( ?3 g* m
EDA 電子設計自動化 N! W% \* A; k" P' A( B4 [
Ø ESL設計與模擬design & simulation
7 @& Z; b/ s' D/ Q5 ?9 s Ø RTLsimulation ) y/ a ^' k" f9 f$ E' a
Ø 邏輯合成 Logic synthesis 5 o( l9 M* N+ e
Ø IC 實現 (Implementation)
0 n' O8 V6 {! A; P* d: y Ø 定製佈局和佈線 Custom layout 8 Z2 [% A3 M" Q+ l: ]5 Y* N
Ø 設計規則校驗 Design Rule check 9 _; L: k- s% i4 X) ?2 r
Ø 解析度增強 (RET) 技術 " m% y: p: a# ?; | h: e
Ø PCB 版圖工具 layout tool
. T, n, l( V# N7 a! }( X8 { Ø FPGA 整合
2 R Z& q$ q) F' C * I2 K% s/ _% k
EDA Tools 的次分類
% N3 n/ A. }7 w & s. b: p3 q4 U5 M( F k; d' }
RF Simulator ( Xpedion )
3 U1 r# }$ w. I X Transistor-Level Debug System ( Sandwork ) 9 ^8 G9 D8 Q3 n8 G. L
Project & IP Management ( Synchronicity ) 2 c7 x# F! a1 w4 @2 d' A
HDL Simulator and Designer Series ( Mentor )
( ?9 ^: H4 b5 H6 Q z$ q& Y' I8 A m Characterization ( Magma's Silicon Correlation Division )
8 Z. B1 n' F0 X. r9 b6 [ PCB Layout & Signal Integrity ( Mentor ) - ] m8 K' e! W! n* ]8 g
Physical Synthesis and Prototyping System ( Sierra Design )
4 O# p/ I: M# M5 o* ^ Automatic Constraints Generation ( FishTail )
6 I4 Q: L. p' A5 K$ x/ } Verification and Emulation ( EVE ) + _5 |0 w5 k; `; h, A
Power Analysis ( Sequence )
+ T* e, k! b/ h \ Integration of OrCAD & PADS PowerPCB ( Precience )
- ^6 N& b( [* ]3 C8 c3 E# w" y+ n Component Obsolescence & Supplier Management ( Precience ) ! L& b0 }. i( z" ^: G+ H( A
PCB CAM ( WISE Software )
/ n, ?$ i% S1 ?5 {- A
' q2 q8 ]* L/ J1 | EDA環構服務 & V9 X8 \- o# n; G$ ^) e
http://www.nspark.org.tw/nspark/EdaServiceAction.do
; B9 j! q$ x8 i. X/ F
我來回答