10 Chipcoin
有沒人有類似這個的疑問?, s. |7 W8 v6 v/ f) O) d8 R
Can someone tell what are the different EDA tools that exists?
( d1 S o% | T5 h( T, U& X) ] ) ]! c4 S' Y6 Q$ u
本版這些主題(投票、討論)你都看過了嗎?& Z& {+ G# d! Y F
- u6 ? K7 a) u4 r5 k
EDA戰雲密佈!RD戰力分析?
( T* }+ ]3 @$ y, U# W 實現65 nm設計需要購買哪些DFM工具?
7 ~8 p8 a& l5 V; a5 o DFT 使用工具調查 DFM 工具戰力分析
, e9 h5 W: h' b; C3 L# { Cadence軟體工具介紹 Synopsys軟體工具簡介 ) W; r* T5 w( d! e7 g; \( T0 j/ ?1 W u
預測2007年十大熱門EDA議題
2 G% {* I$ a2 K* p 6 ^4 U7 W% O* Z9 q
EDA Innovation through Merger and Acquisitions
$ c; p- Y# ?7 x; B* u, j6 n$ r 4 U" w2 ~7 H3 O( |/ Y1 q
f; ]0 f: t$ i& Y
, s" Y- k+ c e9 h- l9 l 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
3 }2 z$ g+ A- Y- v0 W 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
' C; E% O1 n0 h$ N
) E+ S% f% b. P; x 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:) |4 `! m! u9 F2 Q6 N
' J8 u6 ~+ z3 S4 L5 k, L 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?5 v! K( A( g0 u6 Y- ]
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
7 p2 I4 I# ?- R. m1 ?* a: h 3.激勵方案:也許...
1 U; g" I3 `- g! v6 Q Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...# S- T5 y: \. r! p# G
chip123 在沒有 APR 討論區 : # }" y6 s& [( z! |# N
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. ! T9 ~# ~! K5 L( Q3 o9 G
+ P3 J$ i! B4 v/ g; ^! T+ `; i4 n% }6 J
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? , k3 s T# o+ |
% P( \! |4 j E& d( b4 b( i
EDA 電子設計自動化
& I- P+ n; [7 a7 m' [; u! P6 L: @ Ø ESL設計與模擬design & simulation 2 \3 A$ @; L, M
Ø RTLsimulation
8 O/ Q: y* D9 W" j6 U0 a Ø 邏輯合成 Logic synthesis 5 C, p. A1 H7 ?2 d+ c
Ø IC 實現 (Implementation)
; {9 A3 \+ I Y2 F M, g. A Ø 定製佈局和佈線 Custom layout
D; X. l' p1 j& m$ H7 w Ø 設計規則校驗 Design Rule check 1 o' s# d4 V2 Q$ ]7 J3 z0 ?
Ø 解析度增強 (RET) 技術 7 j& z5 `9 X& \5 f) C
Ø PCB 版圖工具 layout tool . ]4 A# p5 x' i+ [7 z
Ø FPGA 整合 3 ?8 J; y- Y/ C( k) X1 l8 i
# o7 H+ E8 Q* h+ U& z; w9 C EDA Tools 的次分類
$ L2 [" ~6 t) B7 x' K2 } $ l/ [" s6 f# G! b( a d. i
RF Simulator ( Xpedion )
- ]& v }8 s0 n- n- h) I. @ \ Transistor-Level Debug System ( Sandwork ) 0 h6 ]2 `% F8 j* T L7 a2 U
Project & IP Management ( Synchronicity )
! u: V, J( ~' L& o3 \) m HDL Simulator and Designer Series ( Mentor )
( w+ A Q% z$ V& z3 R Characterization ( Magma's Silicon Correlation Division ) * t, Z4 k& W" i ^3 x% C
PCB Layout & Signal Integrity ( Mentor )
. P; H* P5 K2 o Physical Synthesis and Prototyping System ( Sierra Design )
- F# q$ d4 z5 ]* I! b Automatic Constraints Generation ( FishTail ) * B9 |8 u% ^+ ~- z
Verification and Emulation ( EVE )
3 l! t( f \1 Z. R; {$ k Power Analysis ( Sequence ) + c T! S7 E8 W
Integration of OrCAD & PADS PowerPCB ( Precience )
+ w( _( ?( t8 w: _ Component Obsolescence & Supplier Management ( Precience ) " W" X! F8 u7 Z4 I: G. O; Q- t
PCB CAM ( WISE Software )
# c( |2 x' N" Z6 T/ b, E& W, {6 K ( _: L9 `2 Z- n' [- `
EDA環構服務
* u4 o6 l, d5 F% ^% A/ c http://www.nspark.org.tw/nspark/EdaServiceAction.do 9 r" V0 N# I* N# x$ ]( M! D
我來回答