惠普創新晶片設計 能否延續摩爾定律？

chip123

作者：轉載　　來源：cnet　　發佈時間：2007.01.19 04:46:35
: Q2 R& O& p1 v& \, }* Dhttp://big5.ccidnet.com:89/gate/ ... 0118/1004125_1.html

你如何才能讓晶片更強大？根據惠普最新的提議，得將晶片內部的一些東西放到外面來。

　　惠普實驗室的研究人員本月發表了一篇報告，主題是如何大幅提高某類晶片的性能，降低耗電量，研究人員採取的方法是用外置奈米線來取代晶片內部的通訊線。
* Z/ P* w2 {8 L) l& p8 m& p: E
6 n- E: H$ S. i' ~$ m+ E/ U　　這一架構概念可以為半導體設計師們目前面臨的一個問題提供新的解決之道，這就是，如何不斷縮小晶片體積以及其內部的部件。
! {6 t/ Y: X3 o1 C, ]
　　正如摩爾定律指出的那樣，晶片製造商們能夠連續不斷的通過縮小電晶體以及其內部的連接線，來提高晶片的性能，降低生產成本，週期為每兩年。

　　然而，縮小晶片的體積現在已經變得越來越困難，成本也越來越高了。這迫使晶片設計師們要在性能，節電以及成本之間做出取捨。
# S. z/ {- k* A: R' u1 _" l3 ?
　　但是，惠普實驗室量子科學研究部的主管Stan Williams ，惠普提出的交叉線路結構可能將從根本上改變晶片體積縮減的公式。

　　通過將傳統的內部連接線去掉，晶片的體積將急劇縮減。性能會得到提高，但晶片使用的仍然是傳統的電晶體。由於不再需要投資數十億美元建造新的半導體製造設備，因此，芯片的成本也會自然而然的降低。與此同時，晶片的耗電量也會下降。

( @; [. {" y/ B" N　　Williams在接受採訪時說：“人們對摩爾定律的猜疑已經很多了，晶片體積降低的難度越來越大。我們已經在一種晶片上證明，我們的新方法具有理論上的可行性，即縮小晶片的體積，降低電耗，提升運行速度，而又無需縮小電晶體的體積。”
+ l' \+ v6 J/ R6 N( m  D3 L4 z- h& e
4 Q: |* l9 b0 w" t7 h" Z　　交叉點（crossbar）是惠普實驗室過去幾年提出的一個主要概念。惠普已經向外界演示了，這種結構能夠提升記憶體晶片的性能，降低製造開支，加快電路的運算。
: R4 T, r- H- ~$ x, X) a: q
　　儘管惠普已經大幅度的退出了晶片行業，而將主要重點放在技術授權上面，但如果交叉點概念一旦獲得普及，惠普將從中獲得上百萬美元的專利使用費。
- s+ Q$ T1 I4 ]6 R; c. m
　　到目前為止，惠普只是利用了交叉點網格建造一個“現場可編程門列陣”（FPGA）的倣真模型，惠普的Williams表示，希望在今年底開發出一個原型出來。到2010年，製造商或許就可以將交叉點通訊系統整合進他們的商用晶片上了。
" w+ \* L$ ~; V1 p7 V9 C( G
; X( s0 M9 d* W; N1 T& I　　到最後，這種概念可能被運用到其他種類的晶片之中。很多分析師已經預計說，1990年代取代鋁質連接線的銅質連接線將被新的連接模式所取代。
* Z! ?' \7 ]$ P9 {# x1 `3 ~( h) c+ x
　　Williams和惠普的Greg Snider 正在研究FPGA技術，所謂的現場可編程門列陣晶片是指，這種晶片可以進行不同功能的編程。
9 t6 ?2 r* X4 m: W4 m
　　在一個FPGA晶片上，不同的功能模組通過連接線路彼此相連，這有點類似原來的“內部通訊系統”（intercom system ）。

' h1 h) ^; D. o3 U: b8 \　　這樣排列的結果是，任何增加FPGA晶片當中功能模組的舉動都將提高數據通路的幾何量級的增加。

　　Williams說：“在一個FPGA晶片當中，全部的通訊部件佔據了80% 的晶片區域。”

6 D5 e7 t3 c; l9 b　　交叉點系統將消除傳統晶片的不足，利用一個智慧通訊吸引，交叉點系統晶片能夠在需要連接時，才去連接那些功能性的模組。（惠普實驗室的這種新概念借鑒了原來紐約Stony Brook 大學的一些研究成果。）
4 _# |' U9 @, m9 b( s
; ]' d# K% X$ g) H　　體積問題這樣做的好處有很多。由於是一種動態的通訊網路系統，一定的功能模組或者電晶體區域可以在不用時處於休眠的狀態，從而節約電力消耗。製造商們還可以用這種系統來處理多核晶片的電路連接問題。
. I3 \7 [& F: V4 [& S
$ Y9 \/ q9 i; Q6 ^1 |) j　　Williams說：“一個電晶體壞了，你也無需放棄整個晶片。”

　　惠普估計，一種45奈米電晶體和4.5 奈米線路網組成的FPGA晶片體積，僅僅是標準的45奈米工藝FPGA晶片體積的4%。（這樣的晶片有望在今年年底出世。）這種新型晶片的時鐘速度可能不會很高，但其耗電量將相當的低。
/ H( A0 h6 B8 @" ]) `
　　交叉點結構本身可以用鋁質或銅質奈米線來製造，其體積要比現在的連接線小很多。此外，壓印微影（imprint lithography ）技術也可以解決晶片體積壓縮的問題。

　　在傳統的光刻工藝當中，一束鐳射用來雕刻硅片上的一道溝槽，而後，這些溝槽會經過化學物質的處理，填滿鋁。而壓印微影技術是將一個模具壓入硅片的溝槽當中，從而將金屬填充物印在溝槽上。

　　和傳統的光刻技術相比，壓縮印技術所產生的線路更小，但是，壓印微影技術還沒有被廣泛使用。這種技術在電路線非常規則時發揮的效果最好，假如將壓印微影技術和惠普的交叉點技術相結合，那麼效果就非常的好了：交叉點網格包含了兩層並列的線路，這些線路都呈90度角排列。
; u7 v! X8 O7 B. [* u
　　硬盤製造商們正在考慮採用壓印微影技術來製造未來的硬盤。
) P4 n/ s, J. ~8 ~( a! P& {3 H* }
* H9 ]9 _8 k% [7 F8 g4 T; o+ H　　惠普的報告將刊登在1月24日出版的奈米科學雜誌上，惠普希望給業界一個驚喜。

　　Williams說：“我們認為這是一個偉大的構想。”(Z102)

masonchung

這種奈米級的晶片初期的確需要用FPGA來實現
) L* g; N: J; g  j/ O+ P$ I  a8 R應該是奈米級網路晶片會最先來試驗這個交叉點通訊系統
4 T& @+ C( S8 |% y  u# M"45奈米電晶體和4.5 奈米線路網組成的FPGA晶片體積，僅僅是標準的45奈米工藝FPGA晶片體積的4%
% O2 ^$ A# E( _% c! i* R! ?) P8 _這種新型晶片的時鐘速度可能不會很高,其耗電量將相當的低",這是很有競爭力的FPGA技術
加上壓印微影技術,看來為未來的半導體大廠會被印表機大廠給取代嗎:o