Xilinx Virtex-5 vs Altera StratixIII

atitizz

Altera Stratix IV FPGA通過了Interlaken通用性測試
( }1 c9 r# \  `% ]* ^# D( C元件支援高達10-Gbps線速的晶片間Interlaken介面

2010年3月9日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，Stratix® IV FPGA通過Interlaken聯盟的元件通用性測試。Altera認證了與使用Interlaken通訊協定的第三方元件之高性能FPGA介面。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試，是業界唯一支援10 Gbps線速的Interlaken解決方案。元件通用性測試驗證了Stratix IV FPGA晶片間Interlaken介面，確保它們能夠為下一代無線和固網基礎設施應用迅速提供全套解決方案。

0 V  K; R2 K. j- x2 O% gAltera使用Stratix IV GT FPGA開發板以及Altera內部開發的Interlaken矽智財（IP）核心，通過了通用性測試。IP核心完全符合Interlaken通訊協定規範1.2版，提供高性能價格比的無風險解決方案，可以在FPGA中迅速實現。

atitizz

Altera公司零組件產品行銷資深總監Luanne Schirrmeister評論表示：「Interlaken通訊協定支援高速晶片間的資料封包傳送，是設備生產廠商採用的流行解決方案，Altera致力於通過尖端FPGA為用戶提供全套的Interlaken解決方案。透過提供支援資料速率高達10-Gbps的Interlaken解決方案，Altera推進了業界向100G系統的發展。」
- l& j  \$ f: I3 P& A
& [: M3 t  A, n. b# f通過Interlaken通用性測試
5 s" U5 A6 G, k- d9 E* J
  [: Z7 Z0 T# {1 q& ~( |$ pInterlaken聯盟的元件通用性測試包括使用Interlaken通訊協定測試五個晶片供應商元件的互聯。Altera成功展示了與所有參與ASSP供應商解決方案的通用性，包括Cortina的CS1999和CS3477元件系列以及PMC-Sierra的HyPHY 20G平臺。

8 I# L" @2 b& `! J( h1 p4 Z: U9 mCortina系統企業產品線總監Fred Olsson評論表示：「隨著語音、視訊和資料需求的增長，服務供應商在尋找更新其現有基礎設備的方法。Altera在Stratix IV硬體上實現的Interlaken IP核心與Cortina CS1999 40Gb/s成幀器以及CS3477匯整器IC具有可靠的通用性，不但支援大傳輸量資料封包處理，而且還表明Interlaken能夠消除高性能通訊應用的頻寬限制，提高了性能。」
3 o, w9 S5 ?( n( G0 W# D1 s供貨資訊

atitizz

賽靈思推出通過美國國家安全局驗證之Virtex-5Q FPGA解決方案 專門針對高階譯密處理功能   
單晶片譯密(SCC)系列元件與相關實體安全IP核心通過嚴密的驗證程序 進一步擴展賽靈思在航太/國防應用的領先優勢  
5 \9 c" r2 x& e7 T0 R8 ~! V
0 Y6 Z* A9 |9 e# j5 W7 _全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.(NASDAQ：XLNX)）今日宣佈推出針對航太/國防(A&D)產業各種高可靠性應用的最新版高效能可編程解決方案，已通過美國國家安全局(NSA)的檢驗，能用在第一級密碼保護系統(Type 1 Crypto Systems)。通過驗證的Virtex®-5Q元件及相關實體安全IP核心，能共同建構出高防護力的賽靈思特定設計平台(Targeted Design Platform)，並提供安全的通訊管道，進一步擴展NSA與賽靈思之間的合作關係，也凸顯賽靈思這 20年來一直致力於滿足航太/國防產業各種嚴苛要求的重要記錄。
  
: O  J- w0 b3 A9 t而針對賽靈思第二代安全通訊方案進行嚴密測試的成功結果，也讓賽靈思這家FPGA領導大廠能提供成本更低、功耗更少、及更富彈性的解決方案，並能協助研發業者因應高階譯密處理應用的嚴苛要求，其中包括美國國防部(DoD)的Crypto Modernization密碼現代化計畫。
, s6 _1 h: ~6 r/ E% g) O/ [3 z   
檢驗項目涵蓋Virtex-5Q安全通訊特定設計平台的各項關鍵元素。此款解決方案提供一種單晶片譯密(SCC)設計方法，以及一個新發表負責維護實體設計安全的Security Monitor 2.0 IP核心。SCC將多個FPGA的功能整合到一顆單晶片元件，讓航太/國防產品的研發業者藉由更高的整合度，有效降低系統的尺寸、重量、以及成本(SWAP-C)。完整的解決方案還包含兩個嵌入式PowerPC® 440處理器、多種防竄改功能、以及賽靈思的隔離檢驗工具。

atitizz

通過NSA檢驗的重要關鍵，要歸功於Virtex-5Q解決方案的功能，以及能在一顆單晶片元件內成功隔離使用者功能之設計方法。NSA對Virtex-5Q系列元件進行失效保護分析，確定在發生故障時，賽靈思的 SCC技術讓FPGA能隔離元件內部的各分區。成熟的SCC設計流程與驗證程序，為賽靈思與NSA首次合作研擬與開發，提供更高層級整合度與提升系統可靠度。雖然SCC解決方案的設計目標主要是為了滿足NSA的要求，但也可以在其他高可靠性應用中提供有用的隔離技術，像是符合美國聯邦航空管理局FAA DO-254規範的商業航空電子，以及符合美國國家標準局NIST FIPS-140規範的商業譯密系統。
  
賽靈思公司航太/國防暨高效能運算事業部資深總監Amit Dhir表示：「賽靈思與NSA已經持續密切合作，共同開發這項突破性的第二代單晶片譯密與Security Monitor技術，這將進一步降低目前與未來譯密系統的整體系統功耗、尺寸規格、以及成本。」
  
9 }+ w' C& `# o" B7 k$ I" T除了SCC技術外，賽靈思宣布推出2.0版Security Monitor IP 核心，能運用在Virtex-5Q元件中。Security Monitor安全監視技術能用來強化Xilinx Virtex-5 FPGA元件的實體安全，支援資訊保全以及防篡改等應用。Security Monitor核心的細節資料受到《國際武器貿易限制條例》(ITAR)的約束，有意瞭解者請直接洽詢賽靈思。
. T9 V% S$ j- h- `  
關於賽靈思與Virtex-5Q 特定設計平台
: m9 A- u7 F& r1 [1 G. D9 l4 }: E此款新的Virtex-5Q系列元件提供最高效能、最大容量的FPGA，並採用堅固封裝，並搭載先進的譯密功能，是業界最完備的軍規級元件，目前可提供裸晶版本，讓客戶設計客製化的尺寸規格。此解決方案能特別滿足現代航太與國防系統對於提升效能與安全性的需求。擁有可重新編程彈性與SCC技術的Virtex-5Q FPGA能克服傳統ASIC與ASSP的許多限制，適合支援各種安全通訊應用、電子戰、飛航與運輸戴具、C4ISR系統(指揮、控制、通訊、電腦、情報、電子監聽、偵察)、雷達、飛彈、以及彈藥等。

atitizz

Altera Stratix V FPGA榮獲《中國電子技術應用》雜誌 2010年度最佳產品獎項

2011年4月1日，台灣—Altera公司（NASDAQ：ALTR）今天宣布其Stratix® V FPGA榮獲中國電子技術應用（Application of Electronic Technique China,  AET China）雜誌頒發在可編程邏輯類別的「2010年度最佳產品」獎項。獲得最佳產品獎項代表著該產品所使用的技術，獲得系統設計社群在最佳創新能力上的肯定。
$ i4 g& `$ c$ {6 B5 l
/ n' \. t5 R6 g+ l最佳產品獎項的得主是由中國電子技術應用的讀者與業界專家所共同推選，他們認可了Stratix V FPGA在效能與功率消耗上的創新，並可支援廣泛的市場應用，這是Altera連續第二年榮獲該雜誌所頒發的產品獎項。中國電子技術應用創刊超過30年，在業界擁有重要地位，並是值得信賴的訊息來源，為電子與電腦產業提供公平客觀的意見與資訊豐富的新聞。
6 [3 B% V0 O/ |2 G1 y
中國電子技術應用雜誌主編余蓮表示：「Stratix V FPGA提供了重要的架構創新，讓設計師可以透過前所未有的系統整合程度，來達到較高的頻寬與較低的功率消耗。這種全面性的方法為設計師帶來許多好處，包括更高的性能、更低的功率消耗，以及透過廣泛多樣的硬式矽智財來達到更高的整合度。依據這些產品創新上的表現，Stratix V FPGA獲得這個獎項的確是實至名歸的。」

Altera零組件市場行銷資深總監Luanne Schirrmeister表示：「連續第二年獲得中國電子技術應用雜誌所頒發的最佳產品獎項，對Altera的技術創新是莫大的肯定，這些突破性的創新，包括我們的Stratix V FPGA可透過摩爾定律的發展，儘可能地持續延伸其效益，讓客戶可以滿足越來越高的頻寬應用需求，同時維持其既有的成本與功率消耗上的預算。」

atitizz

賽靈思ISE Design Suite 13.2全面提升設計者的生產力 並針對Kintex-7與Vitex-7FPGA提供部分可重新配置功能   
1 B- e' T7 b6 J% a/ ~: \9 F最新版本亦包括針對Virtex-7品質之提升 強化多項Planahead的功能及持續推展隨插即用IP計畫
) N+ D6 U! w+ D$ y# B
全球可編程平台領導廠商美商賽靈思（Xilinx, Inc.(NASDAQ：XLNX)）今日宣布發表ISE® Design Suite 13.2，可為28奈米7系列元件提供多方面支援，包括可支援最近推出已展示給客戶的Virtex(R)-7 VX485T元件。而且此款ISE Design Suite最新版本能讓採用Virtex®-7 2000T元件之設計方案提升25%效能，此元件是採用堆疊式矽晶互連技術所打造並內建業界密度最高的FPGA。此最新版ISE軟體針對PlanAhead™設計與分析工具加入多項改良功能，不但可支援Virtex-7 與Kintex™-7元件部分可重配置，並可提供整合前端至後端的專案管理環境，並針對採用Spartan®-6 FPGA、Virtex-6 FPGA以及所有三款7系列元件的設計方案提升其生產力，包括為低成本Artix™-7系列提供初期支援。

透過PlanAhead工具提升生產力
屢獲獎項的ISE Design Suite不但能為研發業者提供所需工具，以支援全球團隊合力研發模式，並能針對關鍵的設計因素快速提供回饋，並可運用XPower Estimator工具針對低功耗最佳化提供最佳策略，並可透過智慧時脈閘控技術，進行動態功耗調降 – 這些功能都可透過PlanAhead工具來達成。
7 _, W, R0 c# z! q7 N  
PlanAhead工具從一款世界級I/O針腳規劃與布局工具，進化成一個可加快生產時程的全方位開發環境。PlanAhead工具充分整合前端至後端環境，在每個設計週期階段都能進行設計分析 – 包括RTL開發、IP整合、驗證、合成、布局與繞線等，最終結果可達成快速匯整在功耗、資源使用率、以及效能等方面之設計目標，並縮短設計修改所耗費之時間。

atitizz

賽靈思公司軟體與工具行銷資深總監Tom Feist表示：「PlanAhead在生產力方面的一項重要優勢，就是將設計創作、分析、規劃、以及建置等功能緊密整合。傳統的FPGA流程中，僅在設計流程後期才會出現關鍵設計參數的回饋功能。包括合成、布局與繞線在內的執行階段，一直是賽靈思很重視的焦點，減少設計修改的次數，和加快研發流程一樣重要。前端的設計分析以及設計維護流程，可確保採用我們新款7系列元件的客戶，在每個執行步驟中都維持關鍵的時序狀態。」
* x1 G2 j$ m' I1 P
PlanAhead工具的眾多強化功能包括新的時域互動報告、多國語言翻譯的工具說明提供、及針對7系列覆晶BGA(FFG)封裝的同步切換輸出技術(SSO) 支援。而XPower Estimator (XPE)工具也加入多項更新功能，讓研發業者能在高精準模式下預測元件耗電量、並可觀察賽靈思選擇台積電高介電層/金屬閘(HKMG)產品的高效能與低功耗製程，以及涵蓋各系列元件的統一FPGA架構所產生的影響，而且賽靈思也能在絕大多數的設計案中，為所有等級的FPGA提供同級中最低功耗之產品。如欲了解更多關於賽靈思在低功耗方面的優勢請瀏覽賽靈思網站：www.xilinx.com/power。

持續推動隨插即用IP計畫
為進一步支援賽靈思的隨插即用IP計畫，ISE Design Suite 13.2能在CORE Generator™系統中支援Advance eXtensible Interface (AXI) 互連介面，使設計者可以建置更高效能的點對點架構。而如果是設計團隊自行開發與AXI相容的IP，現在就能採用可選式的匯流排功能模組(AXI BFM) 進行IP驗證，藉以模擬AXI互連通訊協定，如此即可輕鬆確保所有介面的資料處理皆能正常運作(更多詳細訊息請參考下列網頁中的使用者指南：
+ N1 }, L; B0 y: p: `! hAXI Bus Functional Model v1.1-http://www.xilinx.com/support/do ... 1/ug783_axi_bfm.pdf)。

atitizz

AXI BFM目前亦支援ISim、Cadence、Mentor、以及Synopsys的模擬器，使用者現在亦可透過Embedded Development Kit開發套件來存取AXI_PCIe核心，開始進行採用Virtex-6與Spartan-6 FPGA的設計方案。此外，Embedded Development Kit套件中的ChipScope™ AXIMonitor核心現在能監看AXI3介面的動態，並內含可選式的AXI Protocol Checker檢查工具。AXI Protocol Checker是針對ARM System Verilog而設計，可支援39種Ready/Valid交握通訊檢查功能。如欲了解更多有關賽靈思採用AXI之應用，請瀏覽賽靈思之白皮書技術文章：AXI4 Interconnect Paves the Way to Plug-and-Play IP -http://www.xilinx.com/support/do ... lug_and_Play_IP.pdf。
8 f5 h3 B+ b; T
9 \* c9 b9 p1 U7 i6 K+ {0 V$ E第四代部分可重配置技術
% a  B, J' z1 y6 a- j6 r2 r; F目前PlanAhead已具備可支援Kintex-7與Virtex-7系列的部分可重配置功能。部分可重配置功能可在不間斷邏輯功能運作同時，大幅修改邏輯模塊。這代表設計者能使用Virtex-7或Kintex-7元件來建置彈性化系統、不但可以順暢切換至各功能，並可以在系統運作時進行遠端更新程序。部分可重配置功能還能讓設計人員降低成本與設計規模，利用分時多工技術(time multiplexing縮減機板空間並減少位元流的儲存量，使系統可採用更小或更少的元件。而更小與更少的元件亦可協助降低系統功耗，並替換掉那些會耗費大量功耗的運算作業，以盡量降低FPGA的動態功耗。今年稍後推出的ISE Design Suite 將加入Artix-7系列的支援功能，這將是賽靈思首次在同一個世代中為全系列的FPGA提供部分可重配置功能。
/ `. B3 s4 u* g! b, h- r( o
; K9 M- A# n; D" V& O( d# C8 ^供應時程與售價
8 @# G. I! _! H: E) s現已上市的ISE Design Suite 13，可支援所有ISE Editions版本，Logic Edition售價從2995美元起，可以支援32與64位元的Windows 7作業系統。客戶可至賽靈思網站免費下載30天試用版的全功能評估版本。