歡迎參加微處理器知識有獎問答?!

chip123

SoC架構設計師，你認為IP驗證將在哪個層次進行？   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解，重重有賞RDB！
0 K5 T' Z4 l/ W2 [" {
1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝？
a. 0.13 nm G TSMC
b. 0.18 nm SMIC
8 Y0 j# Z* \& C9 }1 X, tc. 0.18 nm TSMC
. V( X, h$ }& }- e% y, ~3 |d. 以上全部

2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說，什麼是他最主要的考慮因素？
  l7 Z+ R; Y4 U0 c  ia. 性能
! A- \! g$ j+ n. o; cb. 面積(價格)
c. 功耗
* e$ e/ ~& W: d! I1 @  Hd. 以上全部
) o. ~8 |) V6 {
3.MIPS維護哪種RTOS核？
a. VxWorks
- z- j: v% o$ W7 V, ob. Windows CE
. c6 O2 N. ?$ W7 T9 G6 V6 oc. Linux
d. Nucleus
9 L# i5 T- V/ Z0 ~4 D
4.一半以上的SoC開發系統成本消耗在哪里？
a. 架構
- g9 i5 L; X! z- k9 Nb. 驗證
5 S' @& c4 W% K* X; L. G  h$ z7 Xc. 軟體
d. 確認

jimy

1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
* U1 ]* `. |, M2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
3. 沒用過 MIPS
  }( O. k5 x8 z7 ~4. b 吧. 我想不只SOC, 所有的設計都是吧

september03

1. 早就該 0.13um了. 0.18um 已不符成本了.
這個題目單位還弄錯, 應該是 0.13um or 130nm.
0 n& L1 v8 ]8 R$ H$ {
2. 這題目是雞生蛋 蛋生雞的問題.   
2 U6 n6 Q. c9 E0 O  功能少自然Die size 就小, 功耗也就低.
  同樣的製程 縮小面積的方法有很多. 量大就會划算.
1 x8 u. E1 t. U5 R5 b: K重點在可擕式
1 K/ b  L7 o. r. r  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.

5 ~9 l9 o5 a9 ~& @9 ]2 t/ ~! V3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
& D' p% N5 Q- n0 q1 w* ] Nucleus and Vxworks 也不少. but need royalty.
別忘了還有 WindRiver
3 u+ _$ a" C/ ~. j7 p$ Z
5 D1 n+ o- n* q' \# B4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

stanlly9

1. 0.13um製程
2 r. V3 i4 W$ |. V2. c. 我認為可攜式產品功能只要到位即可，因此功率消耗(續航力)將會是主要賣點。
3. Linux
/ q1 l  Y7 n  D2 G4. b.驗證
因為SoC Design的發展具備一定的難度，因此Design flow
也由傳統的Waterfall Model轉換成為Sprial Model
3 U1 ~& D" @: F4 g: c5 {* {! |- v* M必須要同時再多的Level做設計、驗證的工作
如此才可以降低開發中一次iteration的iteration bound
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)