|
原帖由 masonchung 於 2007-5-11 10:45 PM 發表 - J/ q$ j m& T1 n4 u! g% g! f
意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義$ E, t1 u4 ~; R. V
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)==>這個是在考慮8254外部電路訊號的設計,不允許的狀況
$ q v) }* U q3 T. `/ D6 Z3 K0 u所以,CLK可以不一樣嘛?+ ]2 a6 n+ Y9 @* k, z! |! v, i
對了,LATCH_EN 你可以研究一下 ...
1 k3 B& ~6 k9 ^& R3 O/ `1 M- ]0 R8 c8 Q: {+ O: t6 @
1.
8 b8 \/ w+ k! Y& y* |7 p7 S+ t 原來CLK要一樣或者有同步
( g8 W9 g2 x; J. C5 N2., @5 S3 D1 B" z. V; Q1 }# H
"at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中,7 W: N' p0 K" L5 p" ], t& L9 Q
Latch值不確定") q) f! Y% {2 V! y# L
4 a3 V4 j Z+ S; p# g5 T/ ^/ }
這點我倒認為他的意思是tcl大於等於max 45ns時會鎖到新值,而不是不確定,不曉得我的想法對不對? |
評分
-
查看全部評分
|