|
成也蕭何, 敗也蕭何
在SOC production test的世界中, 設備使用的"彈性"也是降低持有成本的必要條件,4 ]1 T; D1 [8 K" ]8 u; H$ j. h4 [
愛德萬自原先專注的記憶體測試市場欲跨入SOC測試, 利用其Handler最大並列同測能 b1 N% \, y- b6 g, Z
力(每次16個元件, 一般Memory Handler每次可測256個元件) 來提高效率並降低成本,6 m( Z4 x" l9 x: T
乍聽之下似乎超越現在的系統 (一般每次可測4個元件) 但是
/ x6 g6 c* ~* a6 j" H$ ^1. 愛德萬的Handler並無法與其他廠牌測試機連接運作 (愛德萬不提供連線電氣規格), 設備投資彈性不足.
. Y1 Z$ U. I- n9 y+ R3 D1 [2. 愛德萬的Tester無法與其他廠牌Handler連接運作, 萬一產品封裝格式M4841不支援, 生意也別想接了.
* M! s4 Z s# u5 s' r) _3. 大型SOC使用高腳數大尺寸IC封裝, Tester I/O數量頂多支援同時測試2~4個元件, Handler再強也無用武之地.
0 h7 m: B3 n( I+ d. |: Q9 u/ c, B: E- I
換言之, 中型腳數(<=200pin) 之消費型IC, 應該是最能發揮該系統每次可測16個元件高效率的目標市場,
5 l; m; [4 t- v, d. O但是per pin 500Mbps or 800Mbps的高貴I/O又超出該市場所需, 開發低價200Mbps的I/O模組及 N9 n* z; H' a: j5 b
高速3.6Gbps高速序列介面模組(for few LVDS/PCIe/SATA2/HDMI pins)才是符合市場發展的策略.6 u0 R; w/ ]2 E$ H! G) l
" x( _' x4 a/ h. r7 I; W: @
另外該宣傳稿未見SOC測試常見支援Video AD/DA測試之14bit HF-AWG及Digitizer. Audio band的AWG
& S: X; Q, k& B: |及Digitizer也不知resolution(18 or 24bit?)及noise floor (or SNR). 此外, 元件power supply channel數5 l# G+ _* }0 G: |: y" \! \
也是重點, 一般SOC的pad power與core power電壓不同, 再把analog power分離, 一個元件就需要至少
s! g. Q& J, ?2 d g8 |/ p9 b3個分離電源, 測試機至少要能提供48~64個可程式分離電源, 才能達到宣傳的"一次可測16個元件".
" ?2 O% A' W% a0 j! y) a1 K+ q F
* ~ C! q9 {# T愛德萬T2000被Intel大量採用, 想必有過人之處, 但是台灣測試產業面對多變的環境及各種客戶, $ d( }* U: {; ~
彈性與效率是同等重要, 既然名為Open, 真的多open一些連接規格反而比較容易活. |
評分
-
查看全部評分
|