|
|
回復 #17 happpyend 的帖子
 1 @7 q/ B4 t6 y- ^; C
(1)
9 [ i# Y1 w3 e/ y4 @ERROR: Error in board description file (step device/TAP)& ^8 F5 I# o# [4 a) U. [' _
0 G4 ^7 A- `& s8 B) |
指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構
4 ~) x5 D9 j5 v+ O, r6 w1 |
' B6 R1 b1 {0 C! e7 ?(2)0 {. x3 f" s& j0 N7 p
利用procards utility燒image到JATG與memory mapping無關+ y$ W8 L/ D9 v$ f3 ~) B% d
9 x8 p7 N& ? |" X2 V* D4 A6 N: N
(3)2 r* ~2 D3 c" x2 g O! k
4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事
2 ?* U/ ]; _/ C$ {- ?! ia. boot時FPGA從PROM中load那一塊image
7 W9 b/ F( [7 @b. FPGA在memory中的address配置8 c8 u1 G. K- E$ X6 X
4 Z9 O& l9 ]3 Y$ M6 Y$ l, h7 P
(4), }, ]& X/ z8 V$ l' b' N5 v1 A
Step3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號, u0 t' Y8 i: b+ o7 X F1 ]8 v
Procards utility的pdf多kk就懂了- P4 u3 J; ^ F) w( M
/ F: x0 S+ p {; k; O(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk! }- ?3 r3 Y1 n# ?& {% J
當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.
( n, ?% D" \! D5 g當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM
. h! k( b V9 Q) H/ T4 {中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據
4 X, h, k$ L) ~+ s, _8 ]$ T6 m
2 p' t; D( `2 ?(6)
) F; b+ r$ p( d; U你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.! l6 t$ {* O- R& x7 ?5 y
2 v% N0 @% I8 e# U' M& S
board file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-22 14:39:37
顯身卡
樓主
發表於 2007-5-22 19:05:00
