在Layout時最花時間的工作是....

samgu

1.我也認為 floor plan 最麻煩，因為一個好的 floor plan 除了能讓訊號線走的順之外，也可以節省面積
# g% b7 d  c' u! s( A2.接下來我覺得比較重要的是 power and ground line 的跑線，因為要走的順才是最重要的，而且若POWER途中一直換線其實也會降低它的電流
& h( D" Y; a& k" G7 z0 F! }3.接下來我覺得都還好，因為 DRC LVS block 刻好就會 RUN 了 ，另外create block本來就需要花一點時間

minnie0606

如果位置沒有排列好ㄉ話！面積會變大∼甚至拉線會亂七八糟ㄉ∼

yhchang

最花時間的應該是  給你的空間不夠
你勉強把東西 塞進去之後  好不容易做完
9 @3 A; j+ C4 ]' y5 i結果電路圖又變了  你就完了

yhchang

以我們公司來說
3 }, s0 j0 l: m9 W. M4 Q一直改圖對LAYOUT來說是最花時間的
( V' _: l( L4 y" @* r- {或者是 沒有看清楚 RD寫的NOTE
導致LAYOUT雖然能過LVS 但是LAY法卻是錯誤的
# @9 _6 z: L3 T1 Y& j4 D! f5 _% {
有時候我們公司RD也不想讓LAYOUT一直改
, ?0 x, x& ?6 a# `5 f: C# d" L只是因為有時專案太趕
所以只好跟LAYOUT同時平行做
這樣就容易電路常常會大翻盤

qwertmn

我是選擇排列~~~
光是排列就會影響後續走線
+ s$ x( D8 _+ l3 H8 m* J( m9 T* A所以要特別注意~~~

ynru12

元件的排列、拉線都會有很多要求之類的
最辛苦的就是改圖~原本己經畫好的，但是rd突然說要改圖
然後整個的大小不變，但是改的地方，又比原來的大一些
3 d. z1 \: \  Y2 X8 ?這是最麻煩最痛苦的

ritafung

Re-layout往往是floorplan做得不好，所以floorplan是很重要。

jauylmz

Chip Integration    可以算是拉線和DRC/LVS 嗎

nebula0911

其實上述所有選項都基於兩個字 : "溝通".如果與designer溝通不良,即使畫的像藝術品一樣,花的在久精神部局與除錯,只要designer說不是他要的,一切枉然,全部重來.

arthur03226

以上皆非

我花最多時間的是在思考，
5 V' M  @: ^6 P4 w( Z一個5天該完成的案子，我可能會花去2~3天思考。
事前想的仔細，
開始動手layout一直到驗證完成都會很快而且順利。

fei

都很耗時間!!!  只要 動手 下去做  都是 耗時間!!!  哈哈~~~  用呼叫的 自動拉線  才是王道~~

semico_ljj

布局和整合最难，最能体现实力！。。。。。。。。。。。。。。。

sj1130

我也認為排列的部分還是會花費較久的時間，可能是因為剛接觸Layout沒多久，經驗不足顯得更無力！
整合這部份，如果是自己獨立一人完成，雖然時間耗費較多，但是就跟寫程式一樣，如何去安排自己的line能走得順
6 T8 _; \$ [% |3 U我想這才是最重要的！重點一句：還是經驗比較實際吧

vincentjox

有不花時間的嗎
# K$ c% I' C' B+ o; t5 sLAYOUT我覺得每項都很花時間
1 M, K0 k7 ^# a9 h" j不管是佈局還是LVS/DRC
每項都得小心翼翼
做快不見得好
8 E1 Z; d! U$ U- `3 D做對才是重要

app

我也覺得 floor plan 最麻煩~
因要如何將每個block充分擺到適當的位子~
這是一種學問~
8 }0 a  |! `6 c' s3 L) v0 n因擺的好的話~
7 y- J7 q* `" V7 A2 H/ j* T其他的閃線或拉power一切都還滿ok的

pkjordan

2.  排列 Placement   
6.  整合 Chip Integration
7.  溝通 communication
) G, \) w; u) K' [0 Q) n這三個最麻煩

brooo

排列最花時間吧

在layout初期就要花很多時間先想好如何排列
/ Y6 z9 C) s2 |
想好後，反而才會省下大量的時間

AaronChu

位置該怎麼擺真的需要一開始的計畫...
% Z9 Q' e; d; q! P. b0 V7 T要不然最後會發生難以挽回的錯誤啊>.<

clarkhuang

floor  plan比較花時間  只要floor plan 做好   

其他就會很快   相對LVS 問題也比較好除錯

' m" f' s/ O, T* iHR.概念有  應該DRC LVS比較不會有問題吧

kevinpu

我覺得placement和溝通是花最多時間的,因為會決定你的做法和拉線的容易度,
再整合時也會是另一個問題