|
我覺得喔......都要花很多時間啊......
我個人的感覺呢...這些工作當然必定隨著資歷和工作分配而有所不同,成正相關的啦! x8 a. N$ E" q: B1 f
每一項都有每一項花時間的地方, 全部加起來就等於, Layout是個很花時間的工作,
: o" E7 F$ ]0 T而我想大家應該都能贊同這一點吧!!+ f! p: a- {5 t4 C
做元件當然花時間, 若是每次畫的製程不同, 那每次我可能都需要去讀design rule去把我要的元件依照rule做出來.$ _9 L0 E. K; ?' \
如果很不幸的今天我遇到的是我用一個不同的製程沒做過的元件, 可能我連該元件的組成是什麼都還不清楚," i: V3 k2 Y* W, M' x
那我可能得從根本的地方找起, 例如有哪些layer應該來組成該元件...等等的東西吧...
`' x, U- u4 \6 a; @+ a: c; d' c! Zplacement的話呢, 其實跟拉線, 整合, 和溝通都很有關係, 當然這些事情也都很花時間的.9 Z5 n a, i0 i% A/ x
跟designer溝通, 可能這個是designer想要的, 可是因為某些理由我們不能這麼做;
# X0 C `0 R: n, p" q* a( W" L在整合的時候才發現這個東西怎麼當初沒想到...所以可能要回去改些什麼的...
7 T+ R9 c% u& L! X: v& o在拉線的時候發現...我在排的時候怎麼疏忽掉這個東西以致於拉線很難拉,
5 w3 s, d; S* y: V4 ]4 h/ k或者拉出來的performance不好...等等的事情.
" ~, i2 O( ^( {& N n( U所以老實說, 沒有周詳的計畫過, 真的很難順利的把整個做好,
8 K% l/ y8 h8 y! x& X' V但是要如何才能做到周詳的計畫呢? 真的很困難耶...7 s4 ]- O9 z3 U+ K
或許DRC已經算是裡面比較好的一項了,0 `7 G8 O) p# z: U# m+ [
但是LVS有時候的確很令人頭痛!!尤其是power/ground short的情況...@@6 z w$ @) |7 f! Z& S2 `
最後是改圖...基本上改圖不見得比重新畫容易...
" }6 v* h/ N( m2 T& a6 m5 @受到的限制更多, 要花的腦筋更多, 所以要花的時間可能也更多!!
' S: g7 @4 {$ a+ `但要是元件尺寸縮小的話, 或許會比較好一點點...不過...看情況吧,
+ Q" }2 e1 u1 C% B& s3 W不是每次都能遇到改小不改大的囉!!* E8 _9 ~# [; _/ {) w
" }5 D; J- y9 k
小小淺見, 請路過先進指導!!; G3 y- k; s1 y% |$ r# T+ C
感激不盡!! |
評分
-
查看全部評分
|