我想請問高壓Cell的一些問題

a223152209

我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
$ Y* N% s0 f4 H; Q; c1 T請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
% J: r" I$ v4 p7 Q0 c2 ?1 U, X8 C) Z( o請各位前輩或者知道的人幫我解答  非常感激

m851055

原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
/ t- i8 q+ {. N  g: g# G( lAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
  g3 ]9 ^$ q7 H5 u- T& S
3 W) y: ~+ f6 j- W>>另一個問題是  為什麼Techol ...

- d, M6 i, u/ j. V3 _6 S

4 r& ^, H9 [/ i( L* z6 x4 h此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。
+ q' c; E) _; `( t在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。

jauylmz

>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
! b9 h3 v) ^# k3 C# `; vAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
4 L2 j4 \) Y* p. Z5 z
( {" `- o6 ]5 W4 A5 W>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道
6 N  q' c8 p4 E0 w4 i, X    這表示{  左  上  右  下  }
" {* i3 f4 ^: B% k- x" m$ ZAns: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern
% x* `& a# W/ U; l/ k* j- \        { OD Poly OD Poly }   
3 V) N* ]4 K3 g5 t, O        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer

% S0 ?4 n' y  P; v7 b) g>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
0 L, W  f! ]% s# H1 ]3 n$ U2 m8 l    畫layout十有什麼差別呢
Ans: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。

spyang1119

同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯

skyboy

原帖由 skeepy 於 2007-7-10 05:05 PM 發表
補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
* O" R- ]5 g3 t6 h6 T要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

( t3 R/ J2 d! O* w0 _% B7 {9 m
小弟也補充一點慘痛經驗...
' ]) ]/ s5 {7 _0 N. s2 i如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,
* f; M5 Q; b5 R! v# N5 g) k那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....
* b8 U( o; f) }& w) Z8 {
等到 T/O 了才要東補西補都是很痛苦的事情....

skeepy

補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

wiwi111

在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??

差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file
& {! n- _/ Y# b& W5 w& e便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout
2 ~4 @/ c! k$ l1 l, G" P人員最不可犯的錯誤...................

jianping

THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.