|
1.在做電路時如何考量輸出負載,是考量要輸入端的電容大小嗎?; d: z: Q; |- o5 r
(例如:設計PLL時charge pump的輸出負載要怎樣考量,才有辦法去推動下一級的VCO)8 C% A- C- V* c$ K1 Y1 R# _
還是有哪些方法可以做考量呢?有辦法用HSPICE語法考量嗎?
" x1 y! }) L+ b 我只知道輸出要看示波器的負載大小在設計buffer。
( n7 I8 H5 N$ E9 ` v, A- `2.作邏輯閘時如何考量Fanout,有辦法用HSPICE語法考量嗎?5 z) I) V# R& a! A0 z& y m
3.在做設計時有把法用公式計算每個MOS的大小嗎?還是就先給個大概值再去做調整?
3 _" z2 i7 L8 }" n% n' v
# R4 A' r5 L, R5 |$ I$ B. I. Z" E這些問題困擾我很久了,我目前還是個學生,不知道要請教誰,所以來此請教各位先進0 H+ s0 ^* W' a/ u# {: v9 V
希望大家能幫我解決這些疑惑。* A( R5 F0 l, H1 n( z( e4 X
謝謝大家 |
|