瑞昱採用新思科技Design Compiler解決方案

jiming

新思科技解決方案事業群(Solutions Group)行銷副總裁John Koeter表示: 「作為類比IP的領導廠商，新思科技將透過具彈性且高品質的音訊IP解決方案來協助各種不同的需求，以及提供與分立原件(discrete component)相似的效能水準，以持續擴展新思在矽晶驗證(silicon-proven) DesignWare IP的解決方案組合。而新思科技高品質的DesignWare® 音訊 IP解決方案，已獲20種不同製程技術實證且應用於超過1億件裝置中，能協助IC設計者降低整合風險、並滿足各種音訊SoC設計對於效能、功率(power)及面積(area)方面的需求。」
& x! M  b9 J' j) @
+ }$ e" F4 s5 z& a3 Z關於DesignWare IP
4 _& N3 D# }2 k9 M2 ^# l) F
新思科技乃一針對系統晶片設計提供高品質及矽晶驗證(silicon-proven)介面與類比IP解決方案的領導廠商。IP解決方案的組成元件包含控制器(controller)、實體層(PHY)以及針對時下廣泛運用的通訊協定如USB、PCI Express、DDR、SATA、HDMI、MIPI 和乙太網路的驗證(verification)IP，而新思科技廣泛的IP解決方案組合可提供完整的連結性。該類比IP解決方案系列包含: 類比對數位轉換器(analog-to-digital converter)、數位對類比轉換器(digital-to-analog converter)、音訊編解碼(audio codec)、音訊類比前端(video analog front end)及觸控面板控制器(touch screen controller)等。此外，新思科技提供SystemC轉換層級模型(transaction-level model)為快速及矽前製程(pre-silicon)的軟體開發建構虛擬平台。藉由強力的IP開發方法論、以及在品質上的密集投資和全面性的技術支援，新思科技協助設計者加速上市時程及降低整合風險。與獲取更多DesignWare IP相關訊息，請參考下列網站: http://www.synopsys.com/designware; 或可上Twitter: http://twitter.com/designware_ip追蹤相關資訊。

tk02376

新思科技推出應用於40奈米製程之DesignWare HDMI 1.4 傳輸/接收控制器及PHY IP解決方案
4 M& z; S) ^6 T: h- O具支援HDMI乙太網路音訊回傳通道、3D格式、即時內容訊號、4K x 2K解析度模式、傳輸頻寬可達10.2 Gbps等功能
- ?* u# t8 b8 L, V0 m
(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)推出高品質且符合業界標準規格之DesignWare®高畫質多媒體傳輸介面1.4版(HDMI 1.4)傳輸(Tx)/接收(Rx)數位控制器以及PHY IP解決方案，可應用於40奈米製程技術。DesignWare HDMI IP產品支援包含HDMI乙太網路音訊回傳通道(HEAC)、3D格式、即時內容訊號(real-time content signaling)、4K x 2K解析度以及10.2 Gbps傳輸頻寬(aggregate bandwidth)等新功能，能協助設計人員以較低的風險及較短的產品上市時程，迅速將個別功能整合至數位電視(DTV)或是家庭劇院等產品應用中。

. S" P; u# ^# X# M在將網路功能納入新世代家庭娛樂裝置的設計過程中，設計工程師可以利用DesignWare HDMI 1.4解決方案的HEAC功能，透過單一HDMI傳輸線啟動乙太網路和音框(audio frames)的轉換，簡化具有網路功能的數位家庭裝置之間的連結性。DesignWare HDMI 1.4產品也具備支援裝置製造商強化其產品視覺體驗的3D格式技術，例如同時傳輸左右影像的full side-by-side和half side-by-side、以及按次序傳輸的frame alternative。而即時內容訊號功能讓電視機自動將畫面最佳化。此外，此解決方案支援4K x 2K解析度，可提供優於1080p解析度四倍的高畫質，相當於最新數位相機的解析度。

IC設計商DisplayLink Inc.工程副總裁Jonathan Jeacocke表示：「DisplayLink持續利用最先進的創新技術，以便能夠開發領先業界的網路顯示器產品。而當我們計畫將HDMI IP建置於系統單晶片(SoC)時，我們選擇新思科技通過矽晶驗證(silicon-proven) 的IP解決方案。我們知道新思科技是一家值得信賴的IP廠商，它不但能提供我們高品質的產品，也能即時提供專業的技術支援。」

tk02376

DesignWare HDMI IP解決方案包含完整的IP套件(IP deliverables)，例如系統開發的基本軟體驅動程式，可協助設計人員迅速地將複雜介面嵌入至新世代多媒體系統單晶片(SoC)中，其他的套件內容尚包括:
' V8 u! S) X) @% Z8 h( W; P; m7 I
•符合HDMI和HDCP規格: 通過恩智浦半導體（NXP） HDMI 授權測試中心認證並成功通過HDCP插拔測試大會（HDCP plugfest）的互通性(interoperability)測驗。
•優級類比前端（analog front end）支援長達20呎高速（category 2）HDMI線，同時維持高效能。
$ Y6 n0 T9 c+ N4 p, o# g•可組態暫存器傳輸級(configurable RTL)中的數位控制器，可讓設計人員透過選擇其所需的功能便，可達到閘數(gate count)及功耗(power consumption)的最佳化。
•實體層(PHY)提供較低的功耗及較小的矽晶格面積(die area)。
•其他功能選擇如HDCP加密引擎(encryption engine)、音框、音頻DMA引擎(audio DMA engine)及系統匯流排介面(system-bus interfaces)，可協助降低整合時間。
•系統認證則是根據新思Confirma TM HAPS-51快速原型設計平台(rapid prototyping platform)。
+ \6 j' e9 o1 ]. d( o1 t5 [9 B6 M
" g* ]' r" _3 S' I7 F3 J/ W新思科技解決方案事業部(Solutions Group)行銷副總裁John Koeter表示：「HDMI發展快速且將持續為家庭劇院系統及其他可攜式多媒體裝置的發展帶來重大變革，而新思科技所推出的DesignWare HDMI IP解決方案已經為全球主要OEM廠商、半導體公司、整合元件製造商 (IDM)及晶圓廠所採用。DesignWare HDMI 1.4數位控制器與PHY IP解決方案能進一步協助SoC設計人員及系統整合人員，降低設計風險，加速產品的上市時程。」

heavy91

新思科技發表最新MIPI IP解決方案 通過矽晶驗證之3G DigRF、CSI-2控制器及D-PHY等功能 有效加速行動裝置(devices)的開發

(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)最近宣布，於其IP系列產品中新増通過矽晶驗證(silicon-proven)之DesignWare® MIPI IP解決方案，可協助設計人員在進行基頻晶片(baseband IC)及應用程式處理器(application processor)設計時，快速地將高品質的行動產業處理器介面(MIPI, Mobile Industry Processor Interface) 整合至複雜的系統單晶片(SoC)中，並有效降低設計風險。

/ L* ^! E' v- M5 z行動產業處理器界面聯盟(Mobile Industry Processor Interface Alliance)訂定有行動基頻處理器(baseband processor)、射頻積體電路(RF integrated circuits)與智慧型手機，和多媒體行動裝置週邊元件之間的相關標準硬體介面，而晶片系統設計廠商採用相關標準以提升其下個世代產品的互通性(interoperability)及降低系統成本。新思科技擁有超過10年以上提供高速介面元件(high-speed interface)的專業經驗，透過此項解決方案中之DigRF、CSI-2 及D-PHY等，設計人員可以藉由單一的協力廠商，成功開發具備MIPI介面的創新行動設計。

heavy91

MIPI DigRF v3是低功耗、低腳位數(pin-count)的介面，可以簡化射頻收發器晶片(RF transceiver IC)和基頻晶片(BBIC) 之間的整合及互通性。其六腳位的數位傳輸(digital interconnect)可減少系統成本，並降低雙模(dual -mode)及單模(single-mode) 3GPP 2.5/3G行動終端(mobile terminal)的電磁波干擾(Electromagnetic Interference，EMI)。經矽晶驗證的DesignWare 3G DigRF IP解決方案由控制器、雙模實體層(dual-mode PHY)及驗證環境所組成，不但符合最新標準規格，也易於數位基頻及射頻晶片的MIPI DigRF v3標準的整合。實體層包含類比鎖相迴路 (analog phase-locked loop，PLL)，被開發用來當作hard IP block，以確保嚴格時序(timing)需求協定的高速時脈(high-speed clock)及訊號的完整性。這項可用於先進65及40奈米製程技術的高品質解決方案，已被用於多項基頻及射頻晶片的設計中。
2 W# u7 C3 i" ^+ S2 L  B2 O/ v
& j& I2 Y/ E" i6 h7 F! f3 s8 R

0 g, v3 C) T) c# w  p6 W3 P專用積體電路 (ASIC) 設計和半導體製造公司 Open-Silicon, Inc.營運長Shri Gokhale表示：「我們是一家和眾多晶圓廠都有合作的ASIC解決方案領導廠商，如何取得高品質IP是我們成功的關鍵之一。而新思科技DesignWare 3G DigRF IP讓我們能夠發揮核心能力，協助我們生產符合主要射頻晶片市場需求的產品。身為新思科技IP OEM合作夥伴計畫的新成員之一，我們的工程師和新思科技IP工程團隊緊密合作，也讓我們的客戶能感受到高品質的IP整合經驗，成功地服務客戶。」

heavy91

  c& R. a8 z$ g! ^5 @, YMIPI CSI-2乃當前手機製造商、相機感應器製造商及影像處理器供應商所共同使用的規格，它提供相機感應器與應用程式處理器之間一個具有效率性、低功耗及低腳位數的介面。為了滿足從經濟型低階相機到上百萬畫素高規格相機等不同的相機感應器需求，DesignWare CSI-2主機控制器可配置從一到四個資訊道，而總處理率(throughput)可達4 Gbps。用於輔助CSI-2主機控制器，DesignWare MIPI D-PHY是一個完全整合的硬核(hard macro)被當作單向或是雙向實體層使用。極佳化的單向組態(unidirectional configuration)用以實現極小型且低功耗的CSI-2主機應用程式的實作(implementation); 雙向組態(bi-directional configuration)則能讓單一實體層支援多種MIPI介面，而大量簡化用以執行多種如CSI-2、DSI 及 UniPro等MIPI介面的設計開發。而提供每個資訊道傳輸速度達1 Gbps的DesignWare MIPI D-PHY，符合當今高階相機及顯示器週邊應用對頻寬的要求，且經矽晶驗證，可應用於65奈米及40奈米製程節點(node)。

- g9 c! B4 ~( [# C  a( {行動產業處理器界面聯盟主席Joel Huloux表示:「我們看到市場上對行動產業處理器界面(MIPI)標準的大量採行，新思科技身為IP領導廠商的地位，可有效協助MIPI整體產業的發展，及加速業界對MIPI的採用。」

新思科技解決方案事業群(Solutions Group)行銷副總裁John Koeter表示:「MIPI已經成為行動終端應用之間晶片對晶片(chip-to-chip)介面的產業標準。有了通過矽晶驗證的CSI-2、DigRF 及 D-PHY加入DesignWare IP解決方案組合中，設計人員便能透過值得信賴的單一廠商協助，有效降低設計風險，成功開發具備MIPI介面的行動設計。」

chip123

新思科技Design Compiler 2010讓合成(Synthesis)、佈局與繞線(Place and Route)等設計效率倍增
設計佈局(layout)、平面佈局(floorplan)之關聯性(correlation)可達5% 而其多核心技術(multicore technology)可創造雙倍執行速率(2X faster runtime)
/ Y2 q4 F- S6 n* {) W8 f7 x
: f/ q( Z, p% h3 h( X8 o1 d (台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日發表在Galaxy實作平台(Galaxy™ Implementation platform)運作的最新RTL合成(synthesis)創新解決方案--Design Compiler® 2010，可以有效提升合成(synthesis)與實體實作 (physical implementation) 流程達雙倍之效率(twofold speedup)。

為在緊迫時程內完成日益複雜的IC設計，工程師需要一套能協助他們將迴圈週期(iteration)降至最低以加速實體實作的RTL合成解決方案。面對上述需求，Design Compiler 2010採用拓樸繪圖技術(topographical)進而開發出一套創新的佈局繞線(place-and-route)產品—IC Compiler實體指南(physical guidance)，不但能將時序(timing)及面積(area)之關聯性(correlation)縮小至百分之五，同時能加速IC Compiler的佈局階層(placement phase)達1.5倍。而新的功能讓RTL設計人員在合成環境中進行平面佈局探究(floorplan exploration)時，有效達成最佳的佈局配置。此外， Design Compiler針對多核心處理器所配置之新型可擴充基礎架構(scalable infrastructure)，在四核心(four cores)執行時可達成兩倍合成執行速率(2X faster synthesis runtimes)。

8 O9 `3 u2 @; R! p瑞薩科技DFM暨數位EDA技術部門經理Hitoshi Sugihara表示：「降低設計時程與強化設計效能對維持我們的市場競爭力非常重要。有了新增的拓樸繪圖技術實體指南，我們在Design Compiler與IC Compiler間的運算關聯性可降低至百分之五，且在IC Compiler中達成近兩倍速的佈局，並有效提升設計時程。我們運用Design Compiler提供的創新技術將迴圈週期降至最低，在更短的時程內達成設計目標。」

chip123

為了緩和緊迫的上市時程(time-to-market)壓力，Design Compiler 2010擴大拓樸繪圖技術，以進一步達成與IC Compiler連接的最佳化，將運算關聯性縮小至百分之五。而新增的實體最佳化技術將被運用於合成當中，所產生的實體指南將應用於IC Compiler，除了簡化作業流程外，也能加速IC Compiler中的佈局達1.5倍。此外，Design Compiler 2010也提供RTL設計人員在合成環境中使用IC Compiler平面佈局的功能。設計人員可不費力地進行假設性(what-if)平面佈局探究，以便及早確認與改善平面佈局的問題，並達成較快速的設計收斂(design convergence)。
$ Q7 a6 y4 U  Z8 C5 q6 }
* A* w& s* q1 G, Z: g3 j' y瑞昱半導體設計技術研發中心副處長黃世安表示：「過去幾年來，我們利用Design Compiler的拓樸繪圖技術，在合成過程中找出並改善問題癥結以提供可預測的實作設計。我們發現Design Compiler 2010合成結果和實體設計結果緊密關聯，同時能加速IC Compiler中的佈局達1.5倍。該合成與佈局設計間的緊密關聯性以及快速執行時間(faster runtimes)，符合我們在65奈米及更先進的製程技術中，對減少迴圈週期和大幅縮短設計時程的需求。」
1 \/ y7 M: ^% T3 e- [6 \% {. y1 O
  ?) B# {5 V0 M* T7 Y- FDesign Compiler 2010包含一套在多核心運算伺服器上，可大幅加速執行時程的新型可擴充基礎架構。運用極佳化分散式(distributed)及多執行緒(multithreaded)平行技術(parallelization)結構，除了能在四核心電腦伺服器上達成雙倍的執行速率，同時可達到零誤差(zero deviation)的合成效果(synthesis results)。
8 F; L% c1 d% K9 W' C1 U7 e7 ~
9 G! ?6 K' m# j# `) O新思科技設計實作事業群(Implementation)資深副總裁暨總經理Antun Domic表示：「我們專注於Design Compiler的改善，以協助設計人員縮短其設計週期及增進生產力。自從引進拓樸繪圖技術後，藉由實體實作加速設計收斂的邏輯合成所產生的影響顯著，而Design Compiler 2010將延續這樣的優勢，協助降低迴圈週期及減少實體實作的執行時間。我們不但已達成上述目標，同時大幅改善我們的軟體基礎架構(software infrastructure)，以充分利用最新的微處理器架構(microprocessor architecture)。」

tk02376

新思科技推出新一代HAPS-60快速原型建造系統 提供當前業界最高效能、最高容量、預先測試IP及獨特的先進驗證功能
7 }4 O1 b9 q6 d3 D5 n. x' E8 a: B
(2010年5月4日，台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)今日推出HAPS®-60快速原型建造系統(rapid prototyping systems)，該解決方案可以協助簡化複雜的SoC設計及驗證難度。HAPS-60系列乃Confirma™快速原型建造平台 (Confirma™ Rapid Prototyping Platform)的一環， 是一套容易上手且符合成本效益的快速原型建造系統; 透過同樣速度(at-speed)的實際介面(real-world interface)，該系統可縮短軟硬體協同驗證(hardware/software co-verification)的時程，以及在接近即時(near-real-time)的產能釋出率(run-rate)下進行系統級整合(system-level integration)。結合賽靈思(Xilinx)最新的 Virtex®-6裝置，HAPS-60系列將效能(performance)、容量(capacity)、預先測試(pre-tested )IP，及先進的驗證功能整合在一起，提供當前業界最全面性的原型建造解決方案。

0 P5 u  y$ C2 r/ J8 P1 X由於缺少優良的硬體驗證解決方案，設計人員常迫不得已地延後軟硬體協同驗證及系統級確認(validation)的步驟，或者會因為突發的系統級硬體與軟體程式的錯誤而導致專案的延遲，而HAPS-60提供獨特的功能整合，讓軟體開發及系統級驗證可以在設計週期中提前進行。
2 Q" A- O& {) N; f
5 r9 _/ y2 F2 ~# |( s新思科技解決方案事業群(Solutions Group)資深副總裁暨總經理Joachim Kunkel表示：「透過高效能、高容量、預先測試DesignWare IP及先進驗證模式，與已經驗證(proven)的Confirma軟體套件互相結合，HAPS-60提供傳統單一硬體驗證方法或客製化原型建造板(custom-built prototyping boards)所無法提供的成本和上市時程的優勢。藉由新思科技橫跨硬體、軟體及IP的領導技術，我們提供設計人員一套可以大幅降低系統驗證及軟體開發難度的獨特原型建造平台。」

tk02376

賽靈思公司(Xilinx) 產品解決方案暨管理部副總裁Mustafa Veziroglu表示，我們的 Virtex-6 FPGA產品提供領先業界的效能及邏輯容量(logic capacity)，可以讓HAPS-60解決方案符合當前複雜SoC驗證工作的需求，Virtex-6裝置加上HAPS-60系列所提供之先進驗證及各種全新功能，可說是當前業界最先進的快速原型建造解決方案。  

HAPS-60系列的主要功能包含：

高效能：HAPS-60系列可達到高達200百萬赫茲(MHz)的時脈頻率(clock frequency)，支援如影片、行動通訊資料(cellular data)，以及即時網路流量等需要即時介面的應用。此外，HAPS-60系列可提供較先前的HAPS產品快30%的執行速度，並結合其他解決方案所無法提供的效能強化技術(performance enhancing technologies)。該項技術優勢可以在實際環境中，達成完整的系統整合及所有的軟硬體測試。軟體開發人員可因此在一個接近即時的系統級環境中，進行程式碼的撰寫、執行及除錯，而在矽晶完成的數個月前就可針對軟硬體錯誤程式，進行早期識別與消除。

高容量：透過先進的高容量分割軟體(high-capacity partitioning software)及全新自動化高速分時多功(High-speed Time Division Multiplexing，HSTDM)，HAPS-60系列較其他原型建造系統擁有更高的容量。該容量優勢讓設計小組能夠建置非常大型的SoC原型。每個單一的HAPS建造板可以支援高達一千八百萬(18M)個特殊應用IC 邏輯閘(ASIC Gates)的設計(較前一代的產品多兩倍以上的容量)，而複合建造板(multiple boards)可互相連結以創造更多的容量。

tk02376

預先測試IP： 藉由在HAPS系統上預先測試如高速 USB 3.0、PCI Express®、HDMI等DesignWare® IP的核心元件，設計人員可使用已經驗證的解決方案，利用與SoC相同的RTL進行系統級軟硬體的原型建造。從原型建造到製造的過程中使用同樣的RTL可以減少專案時程及風險。而有了預先測試的DesignWare IP，使用HAPS系統的設計人員，可以將更多的資源放在產品的差異化及系統確認，而非原型建造的IP驗證上。
) ~/ G% X2 _% ^$ x& n7 n
先進驗證功能：HAPS-60系列提供先前在原型建造系統上所沒有的先進驗證功能，在設計週期初期利用HAPS-60系列硬體可讓工程人員降低驗證時間。建置在新思科技的高效能通用多資源匯流排(Universal Multi-Resource Bus，UMRBus) 技術上，新的驗證模式包含: 透過與新思科技VCS®和Innovator產品接合的標準PLI及SCE-MI 2.0執行介面所進行的協同模擬(co-simulation)、C/C++程式，以及其他各種event-driven的模擬器(simulator)。
( Q/ f3 f  D- @0 R
5 P  |( J+ q4 I5 V6 j# c$ o+ z關於HAPS

HAPS高效能ASIC原型建造系統(High-performance ASIC prototyping System)為新思科技Confirma™快速原型建造平台 (Confirma™ Rapid Prototyping Platform)的一環。HAPS系統乃由適於系統驗證及嵌入式軟體開發使用的高效能原型建造板所構成。HAPS是一個由現成(off-the-shelf)的母板(motherboard)以及現成或客製化的子版(daughter board) 所組成的模組化建造板系統，可因應不同的設計形式及要求而有不同的堆疊方式。只需簡單的透過新增或替換子板或子系統，HAPS系統的特殊模組可以讓同樣的母板、依不同專案或結構配置(configuration)而重複使用。

heavy91

全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)日前推出可應用於40及55奈米製程技術的DesignWare 96 dB Hi-Fi音訊IP，成為旗下各式高品質音訊IP解決方案一環。新思科技乃業界第一個於先進製程中提供音訊編解碼(audio codec)、數位對類比轉換器(digital-to-analog converter；DAC)及類比對數位轉換器(analog-to-digital converter；ADC)的公司。
' f& \3 ]$ M: C
新思科技之DesignWare Audio IP系列產品提供介於80 dB到103 dB的效能水準，且可用於超過20個不同的製程節點中之解決方案(包括從180到60奈米製程乃至目前的40奈米等)。而此項新推出的IP是針對諸如攜帶式媒體播放器、手機、智慧型手機、CD/DVD/藍光(Blu-Ray)播放器/燒錄器以及數位相機等，需要Hi-Fi錄放功能以及超低功耗且小矽面積的消費性電子應用產品所設計。

heavy91

模組式的DesignWare Audio IP可以讓設計人員輕易地為其設計應用選擇特定的功能，提供如訊號處理、訊號調節、時脈管理、功耗管理以及高效率G級驅動器(class G driver)等豐富的功能選項。專為低功耗及小矽面積所設計的DesignWare Audio IP，讓設計人員得以快速地將所需的音效功能執行到SoC中，並同時滿足高效能的要求。因應日益複雜的SoC設計環境，新思科技藉由提供強大的音訊IP，大幅降低將音訊IP整合嵌入設計的作業時間。

新思科技解決方案事業群(Solution Group)行銷副總裁John Koeter表示，目前已有超過一億件出貨晶片具備DesignWare Audio IP。新思科技將持續提供可協助設計人員快速將主要音訊功能結合至SoC中、且滿足其緊迫專案時程的IP解決方案。新思科技為業界第一個將音訊IP納入40及55奈米製程中、且提供矽晶驗證(silicon-proven)IP於超過20種製程技術的廠商，藉此可協助設計人員在SoC設計上滿足效能、功耗及面積方面的需求，同時降低整合風險。

新思科技乃一針對系統晶片設計提供高品質及矽晶驗證介面與類比IP解決方案的領導廠商。IP解決方案的組成元件包含控制器(controller)、實體層(PHY)以及針對時下廣泛運用的通訊協定如USB、PCI Express、DDR、SATA、HDMI、MIPI 和乙太網路的驗證IP，而新思科技廣泛的IP解決方案組合可提供完整的連結性。該類比IP解決方案系列包含類比對數位轉換器、數位對類比轉換器、音訊編解碼(audio codec)、音訊類比前端(video analog front end)及觸控面板控制器等。此外，新思科技提供SystemC轉換層級模型(transaction-level model)為快速及矽前製程(pre-silicon)的軟體開發建構虛擬平台。藉由強力的IP開發方法論、以及在品質上的密集投資和全面性的技術支援，新思科技協助設計者加速上市時程及降低整合風險。與獲取更多DesignWare IP相關訊息，請參考：http://www.synopsys.com/designware。

atitizz

有效縮短SoC之開發週期、提升產品效能

9 w3 D( s& V2 h5 H7 Q. Y5 i(2010年8月16日，台北訊) 全球半導體設計軟體領導廠商新思科技(Synopsys, Inc.)近日宣布，晶心科技(Andes technology)採用並已整合完成Synopsys的IP解決方案中之DDR2 controller與PHY，縮短系統晶片(SoC)的開發週期(development cycle)，有效提升晶片整體的效能，並降低產品開發的成本。

6 L! H- a0 R: h2 x晶心科技是亞洲第一家開發自有32位元處理器核心的IP設計業者。在面對瞬息萬變的市場環境下，晶心科技VLSI設計部賴吉昌協理表示，我們除了提供客戶最適合的IP選擇之外，並隨時站在客戶立場考量產品開發工程需求，以及全面性優化效能(performance)、功耗(power consumption)及成本(cost)等設計目標，藉以規劃能提供客戶real-time、real-function、real-power開發環境的平台SoC。在採用並整合Synopsys的IP解決方案後，我們得以滿足客戶在開發階段對實際整體設計結果(QoR, Quality of Result)的要求，並有效減少設計重工 (design iterations)，讓我們的客戶能更迅速的將產品導入市場。

晶心科技VLSI設計部賴吉昌協理並指出，隨著電子產業產品日趨多功能化，處理器與設計平台需要具備更佳的整合性、延展性、設計彈性，以及高效能、低成本與低功率等特色，才能因應市場的變化。晶心科技本持初衷致力於開發創新的彈性配置平台(Configurable Platforms)，搭配獨特的軟硬體智財，更進一步結合策略夥伴的IP解決方案，來滿足客戶對產品高品質及快速上市的需求。
, ?2 `, `9 c3 ]7 ?/ w
- s5 y9 e) d1 w" M$ T5 m" V5 M, S在這項合作案中，晶心科技在其自有的AG102P platform IP的框架內，整合AndesCore™ N1233-S雙核CPU，並採用新思科技的IP解決方案中之DDR2 controller與PHY，來完成其AndeShape™ AG102系統晶片的開發。而由於這項高度整合型系統晶片的閘數(gate count)多達1千萬個，且必須符合有效功耗管理(power management)的需求(包含6項digital power domains與4項analog power domains)，而經過雙方的緊密合作，以最佳成效的開發時程，達到提升晶片整體的效能，並降低產品開發成本等目標。
4 l, b& t. ?& A. b% S0 g6 O
, v: V4 O$ L: w台灣新思科技業務經理黃耀慧表示，有機會與專業IP設計公司晶心科技共同累積豐富的合作經驗，讓我們能在既有的創新基礎下，延伸IP解決方案的觸角，更積極滿足客戶不同的需求。與晶心科技合作成功的產品，再一次印證新思科技的IP解決方案不僅可以有效降低設計週期，更讓採用這項解決方案的設計業者加具競爭力。

tk02376

高品質的 DesignWare IP 有助於提供新的低功耗、高性能的GP5080固態硬碟系統單晶片(SoC)
& ^0 P0 K; q, x3 H8 G$ {
加州山景市 - 2010 年8 月25 日-全球半導體設計、驗證及製造軟體暨 IP 領導廠商新思科技（Synopsys, Inc., 納斯達克上市代號：SNPS）今日宣布，利用新思科技完整的DesignWare® SATA IP 解決方案，包含控制器、實體層以及驗證IP，使創意電子(Global Unichip Corp.) 之GP5080 固態硬碟系統單晶片達成一次就試產成功之成果。
1 Q" w8 `, ]$ i
4 _# ?0 R$ v8 U8 |1 Q2 q系統單晶片設計代工服務的龍頭企業創意電子，肯定新思科技的DesignWare SATA IP 在品質、功耗、性能和功能集上都非常卓越。由於SATA 的互通性對創意電子來說是關鍵需求，而新思科技是唯一一家廠商提供由通過SATA 國際組織 (SATA-IO) 構成要素互通性測試之控制器及實體層IP 所構成的整體解決方案，能充分地獨立展現SATA 的完整功能。藉著新思科技的DesignWare IP 解決方案納入創意電子的SATA 固態硬碟系統單晶片平台，創意電子得以專注於本身的專業知識，將其固態硬碟系統單晶片平台得以在六個月的短暫時程開發完成並推向市場。

隨著行動儲存市場從傳統硬碟機轉移到固態硬碟，創意電子著手開發了一個固態硬碟系統單晶片解決方案以滿足行動應用，如小筆電、行動網路裝置和高速隨身碟的高性能和低功耗要求。它的旗艦版，GP5080 系統單晶片平台，為設計人員提供了一個解決方案，能比其他競爭產品更顯著地降低功耗並透過四通道讀取NAND 快閃記憶體以提供連續讀取高達每秒超過 120 MB 和連續寫入每秒超過 80MB 的系統數據吞吐量。

tk02376

創意電子研發部副總張榮輝表示：「低系統功耗對我們來說是一個關鍵的訴求。新思科技的DesignWare SATA IP 解決方案與其他競爭解決方案相比，能降低最多百分之五十的功耗及百分之三十的面積。由於本產品具有非常挑戰性的上市時程，創意電子依靠新思科技經矽晶驗證的高品質SATA IP 解決方案，幫助我們實現了一次就成功的驗證成果因而滿足了我們的計畫時程。新思科技的DesignWare IP 絕對是我們可以信任的品牌。」

新思科技解決方案事業群（Solution Group）副總裁John Koeter指出：「像創意電子這樣的業界龍頭得以繼續創新的關鍵在於，他們能夠獲得能降低整合風險的高品質IP 以集中內部資源至其核心能力。新思科技為我們的客戶提供高品質的相通性IP 解決方案，幫助半導體公司達到他們的設計目標，並將具差異性的產品更快地推向市場。」

& B+ P5 b% v* m9 T$ p8 IDesignWare SATA IP 除了提供包括主端與裝置端數位核心，也提供130 奈米到40 奈米之主要代工廠的實體層以及兼容SATA （包括eSATA）2.6/3.0 和AHCI 規格的驗證IP。全面的SATA IP 解決方案支持SATA 1.5 Gb /秒、3 Gb /秒及6 Gb /秒的傳輸速度。新思科技所提供經矽晶驗證以及多種設計量產的SATA IP 解決方案，有助於降低整合風險。關

atitizz

力旺電子統一採用新思科技FastSPICE進行電路模擬 CustomSim之卓越執行時間及準確度為其主要決定考量
* P' ~) W  p7 Y% O4 O" L
) o  C! N( y# x. h(2010年9月20日，台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣佈，力旺電子已選擇新思科技CustomSim™解決方案以滿足其所有的電路模擬(circuit simulation)工作上的需求。在45奈米嵌入式非揮發性(non-volatile)記憶體上，CustomSim解決方案較其他業界的FastSPICE工具展現兩倍速模擬執行時間(runtime)，且達成與矽數據(silicon data)緊密相關的成果。而基於這些成果，力旺電子使用CustomSim於所有其他CMOS邏輯相容(CMOS logic-compatible)嵌入式非揮發性記憶體IP的驗證生產流程中。

力旺電子總經理沈士傑表示:「身為世界級IP廠商，我們在各式CMOS製程技術中開發如Neobit、 NeoFlash 和NeoEE等新世代非揮發性記憶體裝置，必須針對多重晶圓製程的設計進行大規模驗證。在評估多種業界電路模擬工具後，我們決定統一佈署新思科技CustomSim HSIM模擬引擎，因為其同級最佳效能及SPICE層級(SPICE-level)的精確性，讓我們能夠在無比快速的週轉時間(turnaround time)內達到我們創新技術的全面驗證。」
. T; o( @7 t" H' U
+ Q, y0 j' }% x& W( X4 z" S/ Y新思科技CustomSim解決方案利用新增的多核心處理能力，將同級最佳的NanoSim®、HSIM® 和 XA電路模擬技術整合至單一驗證解決方案中。CustomSim為所有類別的設計包含客製化數位、記憶體和類比/混合訊號等提供卓越驗證效能和容量(capacity)。提供完整內容包含針對內建設計核對(native design checking)、功耗、訊號和MOS可信賴度(reliability)分析的先進分析選項，以及混合訊號模擬。藉由輸入、輸出、裝置模型(device models)和除錯(debug)環境的一般性組合，CustomSim讓使用者能容易地使用這套工具。
; M  |( W- d: b! K/ {3 q5 [
6 d4 }1 \. d0 ?/ R: |6 x1 }* l新思科技產品行銷副總裁Bijan Kiani表示:「CustomSim獨特的階層式模擬(hierarchical simulation)技術提供客戶所需之容量(capacity)、效能(performance)及準確度，以驗證帶有佈局後矽基效應(silicon effect)的電路行為。藉由不斷提高的信賴度，CustomSim持續協助如力旺電子等公司有效驗證並提供功能強大的IC產品。」

atitizz

為類比/混合訊號設計帶來高達7倍模擬增速 HSPICE 2010先進分析功能、提升高效能類比驗證處理

(2010年9月29日，台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日推出新一代HSPICE®精準平行處理(HSPICE Precision Parallel，HPP)多執行緒(multi-threading)技術，為複雜的類比及混合訊號設計帶來高達7倍的模擬(simulation)增速。除了新型HPP技術外，HSPICE 2010解決方案包含增強的收斂演算(convergence algorithm)、先進的類比分析及製程設計套件(process design kit，PDK)之晶圓級(foundry-qualified)支援，這些特色強化了HSPICE金級標準(gold-standard)的複雜電路驗證準確性，該電路包括相位鎖定迴路(phase-locked loop，PLL)、串列及解串列器(SERDES)、資料轉換器(data converter)、高精準客製化數位及功耗管理等。有了HSPICE 2010，設計團隊可加速其跨製程變異邊界(across process variation corner)的類比電路驗證，同時能降低矽重製(silicon respin)的風險。

' o" [% i& @2 e海思半導體(HiSilicon)類比設計部總監Xiaowei Wang表示:「我們仰賴HSPICE精密的數位控制邏輯功能進行類比設計的模擬。利用最新的HSPICE精準平行處理技術於資料轉換器上，我們在八個核心上(eight cores)達到了7倍增速，將原本須進行數天的模擬時間縮短至約8小時。藉由在一天內完成設計的多重反覆驗證(multiple iteration)模擬，HPP有效地協助我們的類比設計工程師提升生產力。」

atitizz

關於HSPICE精準平行處理技術
2 T1 h4 |0 J/ ~! {0 z
: t9 e( J  @. e" `: R; A自2008年起，HSPICE是率先採用全面多執行緒能力(full multi-threading capability)的商用電路模擬技術之一。就複雜的類比電路而言，藉由速度的大幅提升和先進的多核心擴充性(scalability)功能，新一代HPP技術將多執行緒效能帶入一個全新的境界。HPP結合可調整的之子矩陣(sub-matrix)技術、最佳緩衝使用率(cache utilization)以及簡化之裝置模型評估(device model evaluation)，以便在當今的多核心機械裝置上獲得快速且具高度擴充性的效能。而其有效率的記憶體管理(memory management)功能，更可執行多達一千萬個元件(elements)以上的佈局後(post-layout)電路模擬。
4 k; V# H. U# G0 i; `0 ^! y
- Y; Q  v8 E9 u) e7 H超微半導體繪圖晶片設計部SMTS設計工程師Antonio Todesco也表示:「我們就HSPICE精準平行處理技術進行評估，以期加速具有數百萬個元件的複雜時脈網絡(clock mesh network)的模擬。該技術讓我們使用較少的記憶體，便能在一天的週轉時間(turnaround time)內達成ECO、萃取(extraction)及模擬，並且提供用以支持時脈網路電路完整性(circuit integrity)的時間解析度(timing resolution)。
, W4 O7 X& v% G( O: c. d
新思科技資深副總裁暨類比及混合訊號事業群總經理羅升俊(Paul Lo)表示:「隨著在SoC上使用數位輔助(digitally-assisted)類比電路的情況日益增加，設計人員需要藉由電路模擬的創新以大幅加速暫態模擬(transient simulation)以及利用最新的多核心運算資源，我們將持續投資新一代HSPICE技術，以增進HSPICE使用者的模擬生產力。」

atitizz

新思科技Synplify FPGA合成軟體提升4倍速執行時間 並提供生產FPGA設計之DesignWare Library IP支援
# `: S- v+ v- `3 o/ ?6 C  Y
( c  T3 f0 h5 ]) |- s2 z(2010年10月6日，台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣佈推出新版之Synplify Pro®及Synplify® Premier FPGA合成工具(synthesis tool)，可有效縮短邏輯合成(logic synthesis)的執行時間(runtime)並實現更快速的後網表(post-netlist)增量設計(incremental design turn)。這項解決方案並提供新思科技DesignWare® Library資料路徑(datapath)的全面支援，以及協助區塊元件(block component)的建造，這讓原型建造(prototype)到生產(production)階段都能使用共同的RTL。此外，其獨特的團隊設計介面(team-design interface)可協助分布在不同地方的設計團隊，能平行進行各自所負責的設計內容，加速了邏輯合成效能及改善設計的品質(quality of result，QoR)。  
& o% h' n& w% ~& ^
0 P/ ^# X6 g+ ^/ T! q新思科技解決方案事業群(Solutions Group)資深行銷總監Ed Bard表示:「設計公司越來越需要達成快速的設計週轉時間(turnaround)、快速且準確的設計效能回饋(feedback)，而對於分布於各地的設計團隊，設計公司也需要能協助改善其生產力的工具，新版的Synplify Pro和Synplify Premier 即是以上述需求為更新的依據，不管在生產應用或是ASIC原型建造階段執行FPGA，設計者都可以從更快速且易於使用的Synplify設計流程中(Synplify-based design flows)獲益。」

7 i! ^1 m, Y. L( }/ h賽靈思Xilinx ISE Design Suite資深產品行銷總監Tom Feist表示:「身為FPGA產品的領導廠商，我們非常樂見新思科技致力於讓其高品質的DesignWare IP也能為FPGA設計公司所使用，因為DesignWare Library提供同步支援將會大幅改善其客戶在以FPGA為基礎之設計流程階段的生產力。我們和新思科技密切合作以確保雙方共同的客戶享有Virtex-6、Spartan-6以及最新28奈米7系列FPGA產品的功耗效率、效能及價格上的優勢。Synplify FPGA合成工具的最新團隊設計流程、執行時間速度的提升及高成果的品質，對於高達200萬個邏輯單元(logic cell)的大規模設計來說將是重要的關鍵。」