Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 13840|回復: 18
打印 上一主題 下一主題

[問題求助] charge pump里面的opAMP起什么作用?

  [複製鏈接]
1#
發表於 2007-7-25 02:07:55 | 顯示全部樓層
charge pump基本上可分成single-ended和differential兩種架構
5 m) z) v6 ?* F: x/ b" T% _single-ended的charge pump就沒有使用OP Amp的方式(我的印象中)
  s# Q6 v$ S6 M  O6 X, y絕大部份,會在charge pump中使用到OP Amp大都是在differential架構的charge pump. M$ [5 V0 x) M- z* U
當然,charge pump中要不要用到OP Amp完全是看designer個人的考量與架構的需求
! o: J9 K. d, o" ^+ d1 h: ]differential charge pump也可以不用OP Amp就可實現9 C! e' W1 m% J6 X

2 H/ }! Z/ N( s% V% r至於你提到charge pump中使用到OP Amp! r5 P' v$ k$ `* I: Y# C, I8 f
我在IEEE的paper中曾看過兩種這類的charge pump  B' A: i' N& ]
建議你,先看懂內容寫些什麼,絕大部份的IEEE paper都會描述block的動作原理和基本架構運作緣由' _/ N, L) \1 W& Q  Q& B* V
若你推導一下電路運作模式,我想應該不難理解才對
5 t+ l- z- A1 h7 l
1 {- j0 d- k; R. |& G另外,PLL的charge pump電路架構,就我個人所知的大概有六種以上
% l) j5 K5 ?5 A9 ?& ~2 y) R每一種架構都有不同的考量和優缺點. W! w4 J- P  i5 h) l9 U  D, s
如果你真的無法理解paper上的描述,建議你將架構或者電路圖貼到論壇
( d: p  m9 w6 s要不然,誰又會知道你問的是那一種charge pump架構呢??

評分

參與人數 2 +6 收起 理由
yhchang + 3 回答詳細
mt7344 + 3 多謝補充!

查看全部評分

2#
發表於 2007-8-9 19:08:15 | 顯示全部樓層
電流up和dn當然要match" t7 t0 T+ P" k5 S9 g. y0 B0 b1 Y
不然charge pump current對low-pass filter的charge和discharge就會出現un-match& ?$ p3 P2 h& r& b- w* h; `
進而影響control VCO的voltage,連帶的也會造成VCO振盪出來的頻率會受到影響1 D6 X2 u8 k6 q
2 |7 J8 x; I: r7 r" O/ U& n
至於charge pump current要設到多大4 l1 w2 b6 `% a- i( w  V; i* y
這要看你在PLL的設計中,VCO的gain值有多大,damping factor設為多少等等參數才能夠計算出charge pump current在多少值時才是最佳的
, B- d1 J& Y' J% |$ x一般來說,charge pump current在10uA - 40uA均可接受,但,實際值乃要利用公式及搭配所有相關參數計算過後才能決定3 ^9 j& p3 y  W8 _- u6 Z
想設計PLL,公式的推導絕對不能少,如果不先了解PLL的運作原理而只是要知道各個block參數為何2 L# B& D' L3 ~
那就無法真正理解PLL的設計精髓為何,更無法設計出最佳化的PLL
) i7 g) ?$ t7 A
. E) A  n& ]) X# o# G( R, a% @6 H3 U
4 q$ ~7 S- D8 c; x7 |3 o
) E" ~  n6 ~( w2 @. W+ P# M5 D1 L+ I
原帖由 option318 於 2007-8-9 10:18 AM 發表 ) Z9 j0 ?$ J0 t0 o9 W, |- s
順便帶提一下,請問那在Charge Pump中,我們要注意到up、dn的電流ip是否要match!!
  Z/ h1 }1 a+ Z: _" X然而在這其中,小弟想問的是,那個ip電流我們在設計時,通常都是設多大呢?為什麼?:o

評分

參與人數 1Chipcoin +8 +7 收起 理由
yhchang + 8 + 7 Good answer! 優質答案!

查看全部評分

3#
發表於 2007-8-13 10:27:15 | 顯示全部樓層
一般而言,我們所設計的電路都儘量要求low power,也就是整個system的total current要能夠愈小愈好0 O, ~4 ?# }) d: f5 a
就以PLL而言,最大的current是在VCO,其次是differential-to-singled-eend(D2S)(有的PLL架構並不需要這個block circuit),然後才是charge pump和post-div/pre-div及PFD
! h6 n6 E* D. D$ ~3 `而在我們所設計的PLL電路中,一般的total current大概都在10mA上下,其中3/4的current是VCO的current所消費掉,當然,如果包含D2S電路的話,這個比例和current值也會有所不同% K, Y9 }/ V9 x% t# \+ f
6 z! M3 ]5 H1 z7 b
再說明一點,若是純analog PLL,其charge pump current本來就不應該太大,charge pump current愈大,相對的對low-pass filter所作的chrage/discharge的速度也愈大,表示control VCO的voltage變化也愈大,那樣子很容易會讓VCO產生過大的frequency變化,除非VCO本身的gain值就很小,不然charge pump current到達mA都很難控制VCO的frequency9 i( E6 [* U/ V* j; _, l
再者,如果charge pump current都己經是mA級了,那VCO的current幾乎都要達到數百mA,那這個樣子的PLL所用掉的current就太大了,現在環保意識抬頭,歐洲一直在提倡綠色能源環保規章,一個PLL會用掉數百mA和一個只會用掉數十mA的PLL,當然是數十mA的取勝
0 t& e" G% u* b最後一點,如果PLL要放在SOC當中,其所消費的current絕對不可太大,因為那對整個system和熱源會產生極大的問題,電路所需的current愈大,愈有散熱的問題,對SOC而言,當然會要求PLL所要用的current愈小愈好

評分

參與人數 1 +3 收起 理由
yhchang + 3 Good answer!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 11:01 AM , Processed in 0.119015 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表