supply clamp and I/O clamp ESD

semico_ljj

原帖由 odim 於 2008-3-20 09:56 PM 發表
foundry的guideline基本上是1000um放一個,
: }+ C$ }( \6 \實際上的概念是任何IO對power clamp的metal 阻值小於3 Ohm,
& y! g0 k3 O$ k5 W4 j6 \9 ?* M而更先進的製程進一步規定需小於1 Ohm.

' R( J0 o) A4 A# _6 \: C
4 l1 U8 u) o5 F, T4 E# J. C1 Z" l这个我也听说过，应该是比较好的经验值！不过power clamp的metal 阻值小於3 Ohm,比较难实现！

semico_ljj

原帖由 cthsu1 於 2008-9-8 11:15 PM 發表
" T" ]2 ~$ n' y( c, S看是哪一家製程
0 o' Y/ o0 i9 j) Y7 u, BRC設計大於 100ns 小於 1us 即可
" o( m: h" k" Q2 z  D+ I4kV 的話  NMOS 要化大一些

0.5um process的话，到5KV没问题，0。35um以下4kv可能也可以！……………………

semico_ljj

0.13um,要4kV?呵呵，有点难，不过论文上说可以到5K∼6K，可以查查看！