Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
0 }: u3 B2 c, c& i! t0 [5 y畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><, F3 a5 Z0 ^  z7 N0 [( G, z
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
  k, o, J! P' e7 m7 Y6 d6 _所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。$ A) R% e, P; r9 C
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
6 }9 _* H# l6 R4 \; H至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!- a  ~, x" v" E( ^( k
訊息:the file is binary,LVS can not perfrom iteration
, C1 D, H9 {" Z-----------------------( [/ }$ k0 o# J7 Q
不懂為何說我檔案是2進制檔不能重覆執行.....
' E2 O4 M5 E+ U" L4 m我在LVS Setup 設定畫面中
$ S& F' H& T* q: o/ y) T: G- elayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)# n" M, v) P. z* k3 ]8 u7 W- Z
) t8 Q0 _7 ^# ?. F" @
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
- U2 H9 ^/ K/ p# u
; u' ^7 P' {2 u5 z6 h4 u) b# @output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out# q. A5 M+ w+ F7 K9 e
----------------------------------------7 Q' [. `& J- a& H9 C4 w+ f
然後跑LVS 則出現如此錯誤訊息  不知為何?4 l  U/ l6 d, M0 I3 D
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
% F) T. D+ Z: s( `所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^8 z! w0 w  t1 L( X2 ?# Y
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
/ Y# g0 k9 D8 v" x6 l
$ h. r' }; J: q4 L[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!: G* y0 @3 d2 y
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名* L6 s( u9 _2 b5 r$ v
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
. r9 x7 Q3 V/ X2個檔案存放位置在LVS資料夾下;
9 J+ p& }0 T# `- b7 o+ @INV.sp   netlist及我加入的command如下:-----------------------------------------------------
# y% ~0 ^# h/ B* SPICE netlist written by S-Edit Win32 7.03
- \, C; I; S9 n* Written on Sep 29, 2007 at 22:01:156 `5 Q# ^, W  k3 Q
1 M4 Q% n3 _( E& T3 y
* Waveform probing commands
& M( L, Q& C. y.probe
5 U  _! N: X+ _9 a; r* F6 I; @.probe noise dn(*,TOT)
) |) ]% [2 ?- j( O$ M3 ?0 b" I# t3 S.acmodel {*}
6 C8 R9 t! y7 Z  ~.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"7 x# n+ j/ n% A% q0 U. W( _0 n) M
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"& ^: W0 v! G  w
+ probetopmodule="INV"* ?' \4 e9 O+ S3 g# P
.include 'ml2_125.md'4 c/ u# u2 @+ k8 G  g0 A, e' P
0 H/ Y5 Y. q* C
* Main circuit: INV% r% Y1 u! v# m$ y
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u / N/ G: A) o# W6 s: a/ B
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u# m: Y' `1 T; E1 O
* End of main circuit: INV1 d# F6 M$ [+ @7 r
----------------------------------------------
# u5 |8 }% `8 S0 h我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。. ^4 |. {0 T# Q: N1 t

% V( [# Y# Z9 m0 Iinv.spc  netlist及所加入的command如下:------------------------------------------------9 L' c( l7 U2 a
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
7 {1 q7 y: T& O. n8 C& Q* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb9 C% i5 x4 b% z& E
* Cell:  inv        Version 1.15
0 [8 a. z. a# L& r" Q* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
" E+ u: N4 S" u/ T* Extract Date and Time:  09/29/2007 - 21:59
; E# d+ B* k+ n
5 P& u% w: z8 f1 c* Warning:  Layers with Unassigned AREA Capacitance.. d5 A( v' |/ ~9 c1 f! `' z
*   < Base Resistor ID>
8 F6 y( {7 h# O+ o. E, Y4 a*   < Diff Resistor ID>$ T. A& j( S0 o
*   <N Diff Resistor ID>
, t9 R# |% j" f! O- Z6 _9 w*   <oly2 Resistor ID>" t% Y$ ]& s& [- W2 Z1 I2 T3 c
*   <oly Resistor ID>
& ]$ d! @& {' C8 o; `0 Y*   <MOS Capacitor ID>
/ ^/ p% r# h' e5 K*   <NMOS Capacitor ID>9 U! w& k: W( W4 k/ a# |8 O
*   <N Well Resistor ID>
# a" g- i7 Q+ M: J8 B* Warning:  Layers with Unassigned FRINGE Capacitance.) @, y; E0 F# T6 b! |* S( D$ X
*   < Base Resistor ID>
) _/ P4 d7 _1 Z, _2 A/ U% I4 i*   < Diff Resistor ID>
  z9 O4 \* Q, X2 _& h& m*   <N Diff Resistor ID>
! A# O3 j  f$ Z5 x1 T*   <oly2 Resistor ID>- e# k. q* m3 H3 z
*   <oly Resistor ID>
. [! L" Y! p# P8 }*   <MOS Capacitor ID>
* R4 Y3 Y$ b2 ]7 M7 {' y* T*   <NMOS Capacitor ID>( E4 v# {" c! w/ H9 {: y3 r1 [
*   <oly1-Poly2 Capacitor ID>$ X. v4 j1 ^, g8 y3 {1 x9 |
*   <ad Comment>8 S9 C$ L" @/ j* \
*   <N Well Resistor ID>
1 ]* P, c& l. P8 x; H0 p; Y* Warning:  Layers with Zero Resistance.
2 @( C+ ]6 d% ^/ |% j7 x& x" O0 O*   < Base Resistor ID>
, ~# ?( `; z: Y5 w: r. x6 y) f: o3 N" q*   <MOS Capacitor ID>/ `4 E" R. K8 C
*   <NMOS Capacitor ID>
9 D5 G6 C: z- n( |+ U  G& s0 u*   <oly1-Poly2 Capacitor ID>/ i2 \5 r6 c& s% e  q1 V$ z. A
*   <ad Comment>
7 p& q0 Y* f# |( U$ P1 ~
# C; p! Z2 @9 }; ~+ W1 z) l* NODE NAME ALIASES" c7 i# D$ E$ T# ?5 b; _. l
*       1 = A (4.5,-6)
" O& Q3 V  h, a' f  _*       2 = Y (17,-5.5)% T$ W- g% I9 P' l
*       3 = GND (21,-23.5)
0 i$ G& v: N/ J% q% c( F( R" h*       4 = VDD (21,17): S- Z' [1 @, Z2 ^

/ B, U* c6 r6 _1 ^6 e/ P.include 'ml2_125.md'5 c0 U/ }. G0 g# G* m9 E
M1 Y A VDD VDD PMOS L=2u W=9u " F( f8 w  E  `" ]+ `* ]
* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
. n3 V2 a3 h( Z; hM2 Y A GND GND NMOS L=2u W=5u
3 ?( f- U2 s8 t$ C0 ~# W+ }3 F* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
% a9 u/ B. Z) t) m) D% O' j& y0 L$ h3 l0 b, A. n
* Total Nodes: 4
; _) X$ I4 \# C: p* Total Elements: 27 g9 q+ m2 ^7 u1 w
* Total Number of Shorted Elements not written to the SPICE file: 0
# V! R0 x6 ~; t# P3 J0 j* Extract Elapsed Time: 0 seconds
6 [4 L' z1 G9 B3 d; Z.END# h: }6 \8 E+ I
----------------------------------------------
5 }, \6 V. a2 W, T2 j我也只加入.include 'ml2_125.md'  這行命令而已, t% Q8 R* F& r: R  r% p  A6 e/ b
6 {  Y5 z' z# @/ ]( T  Z5 T
7 Y4 D0 n' Z) h; x& u) ^
麻煩大大有空時 看一下唷   ,在此先謝謝您^^. u4 U# w4 @6 z, B: V

( a7 K4 K# _3 ]# ^[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
6 D/ R1 n$ B2 r/ W* Main circuit: INV0 i; G; P+ b, x, E3 D/ `, ?+ }
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
* r) p' W) L# |# ^( QM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
" e; B6 G9 d; x& ^2 C8 j* End of main circuit: INV
: [- V2 u# K1 x% n1 t9 D! C: u" p9 U$ y. Y0 f# v; w- m
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 1 v& P0 p" x, c3 F" J
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。/ l7 E" ?- R0 w4 g+ d4 o% L- C  c
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
& o! u  F1 C2 t# R5 r$ B) k% Q, t' \8 J0 t
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc4 B" e* \1 u; Z
                                                               schematic netlist選項  選擇INV.sp* T( |# |3 r; k+ ^: A
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路& S% M) @2 _7 o* G" A
                                                                                                                          徑與檔名     .out
/ {+ z3 i  I/ y* X
# M% r& s' u& f8 W7 z$ ~                                            overwrite  existing  output   files 也打勾9 k2 E' r  {' f  U( @7 u' r
最後直接執行F5 來RUN  & _4 `0 b2 @/ |% A+ y  J, h' a: [

- `7 w* n5 G4 F5 W/ e( A) [: j1 H) Z* D不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下4 [& y4 x$ b- z: V5 n2 K! A
* Main circuit: INV
6 w+ C4 i3 t/ _' g7 o, ~7 T4 ]M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
, J( H" N) X: N# _1 L: }( kM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
6 q  F" V4 a& f4 e: s0 f" N# Q0 H8 g* End of main circuit: INV0 w2 _. P, g3 M6 b5 i5 D& q

' k; \5 w' b1 m% }layout刪除
9 M3 p" }1 M! B: V .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式& _8 m) D7 I, ?& ^8 E
目前還不知道要怎麼用
2 i0 H. o* N2 y5 `0 d3 K6 ?希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^- k$ g  l2 u: V" I( c
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
' j+ g3 g) P5 n! V, S小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
: P/ k+ l4 m1 N; y+ M! ?
1 d* H4 D0 M% g6 T+ k學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!2 r4 L. s2 R1 \
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
3 h! [9 ^& p$ B. H' b# c2 a# D; d  y! i4 N6 E: i4 Z. b
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^/ h# f& ^/ E: J! m  h( E1 }
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><
3 e/ W- X$ |! U大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,: W, C4 w9 t$ o1 ?" \
5 Y" g6 C6 ~, ]7 Y- ?% M7 U$ Y
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
0 A+ j  h' t- C  L6 h- B7 i; j% A% K& {' G$ u( }9 S
謝謝各位學長們的資料了
& d8 G0 G6 w- T
  m) L4 C- m1 g6 S, c( ?謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大2 k7 N; K* ?/ g. i5 }4 \/ p8 a
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
, f! a4 o  D( r; o$ A( Q) c: [could not run simulation.
( |' A( m7 O( \please check your  dependencies., b6 A+ o) J4 Q  g! x9 c( X2 X) M
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示; J4 h; }  v4 i# u+ l
queued 的狀態。' E, [7 D( x$ D) s
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息' e/ a* y' y& y
. M% X$ ]1 ]% W$ C8 w
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
0 T  M( T& g% j3 k僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
! ^- }* V5 u6 S5 p但小妹下指令如下:
8 U; t" |0 l* m  l8 Q0 ?! y! v$ m+ z& W.power  vdd 0ns  100ns9 W7 J: ~. G! h& J1 E
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
% H- E8 [# {3 `* M6 k麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
! s$ K, h4 f( L$ z  M, Y
# X: p& E: L/ Z% n/ z1 Q1 ?vdd需和電路中之電源名稱相同& M# v2 [  x* b  e% u

1 e8 R5 S% f' I  c- V電源一般就如上列所是就可以了! y6 G9 A7 }! {" k

- r6 e* F! K/ G4 W/ l[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
) \) T1 f/ ]! N4 w# r  L不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? 0 h  J, h+ n9 u
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
0 E3 V3 t7 S4 I0 O/ X! u) u! [+ r圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 0 S) [% G0 B% G
謝謝m851055的協助^^
; W* ]- ^9 p; |- O" J9 {0 f, a! M小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!* E" l" M3 d, }; D! `8 u
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
7 g2 Q6 y3 [( k3 i" |

- z) `2 S! M& P8 ?0 E8 x3 S) X3 ]應該是Cadence 以及Laker等大軟體
; m7 V6 O+ T' L. ~4 |& f& d一般人無法取得個人的license吧XDDD
) Z/ M/ E2 J/ M' n也就少人寫了
6 ^2 u5 ~5 t! c, t2 e" ?/ S* {而學校自己都會有人在training,所以囉~
! [" K; G% W7 p1 v書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-21 12:26 PM , Processed in 0.124016 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表