Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
1 g3 D, A2 ]% t4 I, ~" s畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
! V4 w( m& Z+ V, c$ t另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。3 P1 o( q4 J' v8 w$ B9 U
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。% E0 z, `/ S9 v0 S0 I
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
; _9 f+ ]; ^  o2 y$ J! A至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!- P" N) U( o) W% \  ^5 F
訊息:the file is binary,LVS can not perfrom iteration
$ a) a' G6 W( I. B0 p-----------------------
3 r: @; u! S1 i- c( I3 i. p不懂為何說我檔案是2進制檔不能重覆執行.....9 _8 ?; u; Y" w  q/ T! r- t
我在LVS Setup 設定畫面中
- V2 ^# X! v; E0 l( Y3 Klayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)" \4 ?+ a) n2 }, O* e

% W+ ]1 g) _7 Jschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
  o- C6 `6 U2 Y4 H* b. x, k
/ T9 g5 y1 y( F8 T. e8 |4 P1 Youtput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
1 L8 C3 t: v* v$ g; l* d----------------------------------------, V1 @+ w; L3 u4 h& q
然後跑LVS 則出現如此錯誤訊息  不知為何?
& R8 ]2 G# K* z  V# Y1 O我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
! d& J4 s( M# E* T5 i8 P; P+ b所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
4 r! }! X% ]' N因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
, p. u: P' P( f' W  b( W3 R
7 j3 C7 d/ e7 _" b7 U* j[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!; \+ M- `  }7 u
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名# D* Q6 l( @; \: H. s0 W# ~. ~
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
( e3 L+ ]9 {3 S2個檔案存放位置在LVS資料夾下;
" W+ j+ g8 }: |; Y9 ZINV.sp   netlist及我加入的command如下:-----------------------------------------------------8 D; x8 p. H! @* i$ ]8 O" U2 _
* SPICE netlist written by S-Edit Win32 7.03
' g' U2 }" A: i5 P9 M1 D7 R* Written on Sep 29, 2007 at 22:01:15
8 Z+ ~2 n  b7 F3 K; E
+ u1 G- e  w0 R0 |2 m, F8 G8 v  ?* Waveform probing commands
, U9 x" p6 e1 b9 U3 |.probe
5 r0 \" {, l( O* Y.probe noise dn(*,TOT)
+ o+ h" S+ r$ b* I: m.acmodel {*}9 }8 a7 o/ e* Y9 _
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"/ R1 i, Q7 R. R) P
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
* M% g9 g' Z, |, ]) g/ u5 A; c9 K+ probetopmodule="INV") Z  I; m8 @& }# Y: g2 y
.include 'ml2_125.md'0 D3 i8 m8 i3 S. J* v$ l

5 m7 S* Y' I" Q2 D5 Y* Main circuit: INV% y: u" i- {" r) @  H
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
; c0 H: ^. M( [/ R1 pM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u  O; `. L/ C) _# x8 e5 \
* End of main circuit: INV6 m" O! E* F4 s7 {7 V1 e3 X
----------------------------------------------
- t; S: n4 H  p我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。* o1 w4 z, [9 ^7 M- x2 S3 k
2 `+ G5 ]. r9 M( L* ]  @
inv.spc  netlist及所加入的command如下:------------------------------------------------: J& M  p& u' V0 m  ^/ E
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
; @! A2 v; H! P# w: G% A5 L* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb, n' X1 s# E' g* b4 `
* Cell:  inv        Version 1.15; e+ z" M9 {, y' i' [# r# Y
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext5 `  H. {2 B. f0 Y+ g
* Extract Date and Time:  09/29/2007 - 21:590 A: T9 V. ~; _2 }

0 K* ?! h3 }) L9 M- \8 J; c* Warning:  Layers with Unassigned AREA Capacitance.
( T8 r9 g4 g+ ^4 {*   < Base Resistor ID>6 C: a% o$ u9 D* G' c
*   < Diff Resistor ID>/ E1 {+ O8 s, _$ N& n1 S$ i# Q
*   <N Diff Resistor ID>
/ _8 o# ^$ ~1 }. b# W: \*   <oly2 Resistor ID>
3 \/ r; ~( _4 t( ~7 x% i*   <oly Resistor ID>
! e; X. R0 G; v1 M) Y4 _  b*   <MOS Capacitor ID>
8 Y6 d, N/ D+ a3 l* l) `*   <NMOS Capacitor ID>
& E! C) m' T7 m& |" [" R' R% H/ a* R*   <N Well Resistor ID>
4 B& L4 b3 R; }0 \0 n- M3 G  o: w# \* Warning:  Layers with Unassigned FRINGE Capacitance.
5 b4 G8 c! e$ V. r2 `*   < Base Resistor ID>' X3 T1 b3 n/ _; D+ G
*   < Diff Resistor ID>9 C; X6 J& i8 I
*   <N Diff Resistor ID>
! h4 P# x6 [3 z% ?( ?8 o*   <oly2 Resistor ID>- q; I- M& M: X" W! A
*   <oly Resistor ID>: x  g; ~( R- A8 h! x% P0 O: F
*   <MOS Capacitor ID>4 ^# D0 G/ ?0 F+ |6 }% D: p' r6 @
*   <NMOS Capacitor ID>
& T* b0 a7 u* h1 I1 l/ \*   <oly1-Poly2 Capacitor ID>
2 Y8 p* z% ~! p  Q) [. _*   <ad Comment>
$ J7 N1 W3 G( G3 B7 H2 K. A*   <N Well Resistor ID>
4 g/ H1 W, [% Q- d  C# c; l* Warning:  Layers with Zero Resistance.4 i& O& H) Y, f: Z8 @
*   < Base Resistor ID>3 |3 @0 Z  }/ Z$ R: N3 r, n
*   <MOS Capacitor ID>+ i' G! a4 y% p) m& t* \# @) o2 H
*   <NMOS Capacitor ID>3 N" e* o* P/ ?
*   <oly1-Poly2 Capacitor ID>
. ]& `! Q3 z' |*   <ad Comment>
5 E0 ^" I9 e- k! D7 b, \7 v3 ?2 S3 B3 v5 Q" s
* NODE NAME ALIASES, Z, _4 d0 w4 p+ M
*       1 = A (4.5,-6)
/ J; _* C5 H7 u5 f3 a*       2 = Y (17,-5.5)3 Z- ^* o4 h" S' u1 s* Y" `
*       3 = GND (21,-23.5)
: j& \7 y; T: ]! b8 j6 |*       4 = VDD (21,17)+ [: ^5 c) d, I2 s
: W0 P( R' t# _* L, F( H
.include 'ml2_125.md'! N* g5 Y4 g& G2 W: o) C8 D
M1 Y A VDD VDD PMOS L=2u W=9u * A  l2 A1 L) v# i2 W# _0 f
* M1 DRAIN GATE SOURCE BULK (14 1 16 10) % \3 x; g5 e! }. e" M2 Y! k" {4 m
M2 Y A GND GND NMOS L=2u W=5u " S: l9 l0 Q. X( I. ~2 S
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) " ?4 L, }% k9 Y  }# K9 r8 G

8 T) K  y, B; N' ?* Total Nodes: 4
$ A2 e+ ~: L' p* Total Elements: 2' N' |- d% Q2 w3 d2 t/ [$ E
* Total Number of Shorted Elements not written to the SPICE file: 0- M% _/ X( P: G) i# p
* Extract Elapsed Time: 0 seconds6 r, T  r0 Q$ V) z4 T7 F
.END! j# o$ E3 ~3 I. d
----------------------------------------------
/ Y8 _7 q" [0 L9 e( L' V我也只加入.include 'ml2_125.md'  這行命令而已5 j% x7 `9 ]% a

7 B* W) H7 t6 c
( V$ q* T: U0 D3 n. d麻煩大大有空時 看一下唷   ,在此先謝謝您^^
  t/ ]$ E8 K8 a' M- v7 v' F1 ~8 o3 @; J% p
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for $ o: X% X: ?& p7 P, K' o& G' I: j
* Main circuit: INV" f3 d& }, O1 d) M4 S
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u . n- G* i: p/ l9 M
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
$ y8 y- y! \, M7 E" M* End of main circuit: INV' i  T+ m' z$ J

. x3 r1 i3 n2 M/ `; w0 b" ?7 Klayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
2 K' _+ _! V  w  [2 G4 K- b您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
; y; T0 c6 K3 E* R; _# u我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
$ E/ P; x9 ?* C3 ~# q1 ^7 Q. {  l- N* c/ Y+ g  p$ P
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc) N8 m$ V; Q* `% w* d; |$ }
                                                               schematic netlist選項  選擇INV.sp& `( R# p" C% g+ |/ V  F
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路; `- L, `7 O+ h4 `
                                                                                                                          徑與檔名     .out
: A" D+ t5 o5 d2 v7 d) r& u* p- `; X$ ~( k. E5 B# k/ B- _& |/ A9 \
                                            overwrite  existing  output   files 也打勾
9 E: ]+ ]+ v  C7 ?! f最後直接執行F5 來RUN  
. o& L2 {  O4 G3 }  N$ A
) ?+ n) C0 T( M. C. J( U: T不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
8 D" G* e2 O- [2 ~* Main circuit: INV
8 F9 o+ T- a# g5 p" z) LM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
  o7 N! |& M0 d: `% y( B) @# CM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u9 x. F! A* O5 D2 w, G7 q
* End of main circuit: INV
$ K: d3 P+ q! i) |3 L; F8 P. S% y8 B; n4 C/ s. K
layout刪除
, K8 J0 J1 x; o* F- [  Y .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
) f$ K' e  B7 d  @. `2 ^" F目前還不知道要怎麼用$ p* }! Z! d, M# ~0 a, ?& }
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
" [9 x6 x% y$ ~0 i小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!0 j1 ~/ P$ H3 R3 X& G+ g: `
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!: @% P4 N: }% l* Z* g

4 E, N( s* s9 ?學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
, i/ H- D4 H7 ^4 |/ J因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!8 I2 {& D1 F% N, m
, q& x3 @. S6 e$ i
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^
  V! H$ Q5 ]% j1 X- L唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><0 C1 w2 @4 f  H+ @- c# N; O
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
( [4 U3 C( K7 q& v1 S/ B$ d% o4 E& P0 g3 U. r& w. m
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
! D, D- H& e) \" w' M9 Z
5 J' e  {1 W( c/ i  m( s/ Y. U謝謝各位學長們的資料了$ [/ f0 y- U- E: R

2 d) B( [/ ^  x" ~4 Q謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大1 T5 p  k# l! @1 y- ?
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
$ O# Z3 N% Q) icould not run simulation.% |5 C; R- M8 ]" [( t+ b6 u
please check your  dependencies.
; g8 v. F8 j$ W& b/ |6 \然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
1 B9 [; H$ p5 h, R: G6 Uqueued 的狀態。
! ]. \- N/ c) K: Q" n. g3 h$ Z; {不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
& L" a" l/ g7 c  `; u. d* l
8 M3 O4 j! ?( a) h麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!- X# O2 ~4 F  _% d8 |5 T
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?3 F8 n! p8 i( W( N' t, x. y8 H
但小妹下指令如下:6 X. P& a0 l  `+ K$ M0 L' j
.power  vdd 0ns  100ns: x1 w8 v( Y& H) b- q! N
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
' V4 N- y# i6 b: Q麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0  ~9 G) o0 X9 Z/ _8 l$ i& Z
# Q& f# @" t4 P7 f7 s( U
vdd需和電路中之電源名稱相同
6 Z2 B5 f* E/ q8 ]! s4 \9 [4 o6 x$ w8 x0 g; P  \
電源一般就如上列所是就可以了2 j  S. r4 W7 F: ^( S- Z
% p, }) S" m# e% I. e4 y
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
3 X4 c, B2 E  n& O" j' z) Q不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? : N& M6 B* R3 M/ Z
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…& e, \1 h+ l2 c& U
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
9 B1 A7 J: o0 l! h1 M% o謝謝m851055的協助^^/ B7 ]1 ^& n4 s: {5 W
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!' o0 N! @& M9 S  c1 H( R1 u
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
! L; P( K6 w' o+ a1 f
, s5 B' M# o4 q; B) \
應該是Cadence 以及Laker等大軟體
% s$ b$ p& R1 ~) \一般人無法取得個人的license吧XDDD
7 L' h* \+ C; \1 \. e, e也就少人寫了0 V' I4 \3 M  f! ^- |! C  ?1 c
而學校自己都會有人在training,所以囉~
+ L6 |7 o. v% Y書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 03:35 PM , Processed in 0.131017 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表