Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^) c  R4 Z6 G. ]  w" q. s
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><% E* g+ a: d, H  |3 q. |! P- L" H
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。3 ~8 m4 W; ~) V% y
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。8 @8 C4 ?- d2 ~$ x- A0 Z
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
/ T, I) w7 Y4 T5 K3 h* ~& @至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
" L7 I: m6 x3 u訊息:the file is binary,LVS can not perfrom iteration
$ O) |2 Z1 |3 |: R- k0 D  S. e-----------------------+ ^# z1 }+ N$ V2 j" p
不懂為何說我檔案是2進制檔不能重覆執行.....
" o3 i% i: z# u1 q# U我在LVS Setup 設定畫面中
( i( [, q( ^# E9 q' ?' V5 t( tlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
, u1 c0 |" H; k7 W/ q/ n6 ~0 @* G1 H4 ]) `) B# a* ?$ }: S; P" N
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住), t' M  E( ]( y+ G- [* q( P
! Y) D' M& D  }3 M" Z) O- }: a
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
% t; E6 l2 c8 A, Z& A, h- Y) x----------------------------------------9 Q7 j+ N4 p  B# l5 ?( L
然後跑LVS 則出現如此錯誤訊息  不知為何?: v4 p7 F5 A) S
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!, t7 A  {. [/ j6 z: \' y7 D
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^2 d0 [4 K! o# g1 |
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
" P& N& L  a/ D: N. N
* E+ @, W1 u4 R7 }" l* L+ Z% d[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!6 v. O: E1 p* J- n5 x; C7 x: e
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名( L, V* l8 E$ U+ q% M
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名) V2 E8 n+ v, o( {1 K! |+ ^8 m& ]
2個檔案存放位置在LVS資料夾下;
. H) U# K& W  l+ k1 mINV.sp   netlist及我加入的command如下:-----------------------------------------------------# i* q% E- {/ r2 q, J# t) ?. X
* SPICE netlist written by S-Edit Win32 7.032 C: Y) Z, l6 v, O9 U; A( K
* Written on Sep 29, 2007 at 22:01:153 M# v, d3 C9 p  v, ~
/ g/ a; P3 x7 I- _5 n. f, B1 O
* Waveform probing commands  f  Z( h5 y- I4 O5 V, [
.probe
. q% u( @; y0 H9 z( T0 v: @4 L4 _.probe noise dn(*,TOT)
6 E  w9 f' f3 z+ V; V.acmodel {*}* R: o/ R! l$ h* ~0 D5 ~
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"4 }- Z6 `9 [. h! h( y+ B
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
" t( i5 E6 T/ H  p5 S* `" ^2 {+ probetopmodule="INV"
  d* B6 Q6 y& d- }.include 'ml2_125.md'
2 w8 }' V$ L5 g. k0 `* R' |& l
. h$ b% H- p/ y& h* Main circuit: INV% U1 @) O/ I; k# U( y% {- M6 [2 x
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u / G6 L4 \, D0 k2 h
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
$ f. K2 z7 t( g, j9 W& N* End of main circuit: INV8 I8 @+ g7 P8 t; I2 a  m& s
----------------------------------------------) W! ?) e* D/ ?
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
# ?: X0 `; M1 J0 P3 K3 M7 U
0 f3 G2 D4 V# H5 x3 @7 Ainv.spc  netlist及所加入的command如下:------------------------------------------------
) n: o6 P; p8 e; n; r' ?* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
- i% G: I: ^6 r* [- |) S* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb- c* `1 f3 q6 N6 p7 y) [& Q# w0 s
* Cell:  inv        Version 1.15
$ Y2 D6 l3 g# T  E. N2 Q6 x7 Y& z* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
' M$ L, v3 v7 L# P7 f8 n/ n* Extract Date and Time:  09/29/2007 - 21:59
0 ^" D2 J. }% J; o
- H- [& Z1 E3 b8 o2 D* Warning:  Layers with Unassigned AREA Capacitance.: ~, M9 e  w) M7 F
*   < Base Resistor ID>
+ c! K2 t+ I3 U1 a$ C% x*   < Diff Resistor ID>
8 o0 z. s( u! }: d, K3 @*   <N Diff Resistor ID>, G+ c9 E6 f9 W, \
*   <oly2 Resistor ID>* {% Z( y* E, M3 O2 X( J+ [; P& O
*   <oly Resistor ID>4 c3 t5 ^+ c6 Q" t7 {
*   <MOS Capacitor ID>/ u% J; K. w( d: V- E7 p
*   <NMOS Capacitor ID>
0 T8 G" c% a' \1 o( `4 \; k*   <N Well Resistor ID>* v  d( Y# J# w/ S) R
* Warning:  Layers with Unassigned FRINGE Capacitance.& }; n7 Z0 o+ z. U' e6 _
*   < Base Resistor ID>
; P- U2 Y( O& s* l" e. K* D*   < Diff Resistor ID>
: D8 S* j+ x3 Y/ `9 P*   <N Diff Resistor ID>
5 l$ |1 z/ c/ d. d. c- B4 X: r9 V*   <oly2 Resistor ID>7 E! b: N# |8 z7 |, u6 ^6 t
*   <oly Resistor ID>
& L2 H$ \, \. c4 I: n*   <MOS Capacitor ID>
$ @, }0 r/ H* J3 ?. g& T1 v*   <NMOS Capacitor ID>% S2 n8 _- h/ p/ Q/ g8 G
*   <oly1-Poly2 Capacitor ID>
6 Z0 }7 \. U2 d# S  g8 i+ Q*   <ad Comment>( A4 `! ~0 N' ^% f. v6 r. ?! C
*   <N Well Resistor ID>
/ k- \# `! @  T* Warning:  Layers with Zero Resistance.
6 w/ v: z' |1 s! ]# J2 M*   < Base Resistor ID>3 Z2 Z# M7 M4 [: N
*   <MOS Capacitor ID>/ m6 i* f7 z' z) s- g
*   <NMOS Capacitor ID>
4 Z% J& v% p3 m1 x1 A. m+ G*   <oly1-Poly2 Capacitor ID>
7 I% t3 \$ ^8 B*   <ad Comment>8 Q, ^4 j. Y' G+ |1 n, m, P
6 F0 u( N2 j8 k4 N1 k1 `
* NODE NAME ALIASES8 B1 S7 k; |3 g6 N' h' F
*       1 = A (4.5,-6)
7 F1 l( t2 ]8 f# X7 m' h0 v*       2 = Y (17,-5.5)
# i( ]  v" U  x" q5 x/ S*       3 = GND (21,-23.5)
7 Q& y  b! L" f9 E  z+ {*       4 = VDD (21,17)
4 n: g3 g( R& b5 f% N3 \- c0 t5 ]$ z. h; v
.include 'ml2_125.md'5 F4 z. W) \) h, e
M1 Y A VDD VDD PMOS L=2u W=9u   L* p8 ?' |5 x3 P5 i3 ?- J
* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
' F" q& X  H4 Y# X4 u% a& Z$ c8 p: PM2 Y A GND GND NMOS L=2u W=5u
4 E$ ?# G+ _) `* Q5 C) g, `* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) 4 f; T1 G& R+ `- O. s
/ O5 d/ r- n5 z4 N3 \4 d
* Total Nodes: 4. \6 J% z  Y; C2 ~4 J& {
* Total Elements: 2
) f% C% B5 m& a; a! p8 Y: [* Total Number of Shorted Elements not written to the SPICE file: 0
7 M9 X9 b- h6 Z$ G* Extract Elapsed Time: 0 seconds/ N% C3 R' l$ |2 f0 O9 J
.END/ B$ }$ q' U2 E6 w. W
----------------------------------------------
! s4 Q/ k0 @2 Q1 I; ~8 A& X$ ^我也只加入.include 'ml2_125.md'  這行命令而已+ i  V( X+ u! U/ ?$ \* h  L

3 ^2 [% S4 S0 J" K$ a7 z
1 [+ I* O; Z& ]1 k麻煩大大有空時 看一下唷   ,在此先謝謝您^^
5 F/ ?& h. y- X+ d) H8 u4 P' j8 S& M
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
& j1 G2 Z4 q: s" V% |3 e- Z* Main circuit: INV" A- u! a% x0 U, Y# c( z# Y
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
/ w7 H% v: n% \8 JM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u# A- A% n9 \, D# V' \3 K8 @- v
* End of main circuit: INV
" W& V: V5 r8 N8 ~! V9 \, B/ n- m$ p. y
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 0 }; W' r7 @/ _; q) O, V6 T
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
( {9 c5 C" H7 {我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:3 G  l) B* `! }3 m6 `" `0 |/ S1 N  m
; L4 V1 A- W+ g4 p: U1 n" c
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
0 @- I  Y  ~3 w6 C4 P( F* e# _' y                                                               schematic netlist選項  選擇INV.sp
) s- z/ n( d1 M; J3 G5 v                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路
+ ~! x" e4 ], f* D3 j                                                                                                                          徑與檔名     .out
0 i6 Y* w3 [3 ?
3 M6 ~: O3 I" ?3 [4 R                                            overwrite  existing  output   files 也打勾
4 g" u( }8 s5 v1 U' I# [1 g) J最後直接執行F5 來RUN  
# T( b1 @  U6 i5 q3 i& b
* v* L. n1 E) }) j$ G! g不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
' A. [' W3 q, B, E; L" s% x0 D) T* H* Main circuit: INV
( y. D8 x, q, n: X, lM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
, r( V+ X9 d& c5 H9 qM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u% d$ g$ R& E# ^0 ]' V
* End of main circuit: INV$ C  s( I; Q. v2 }
, k6 S: ?3 x# X) m
layout刪除
" \* G9 z# K2 ^& H+ [, r .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式2 T% A/ n* Y9 L" l5 M7 {1 ]9 @% {
目前還不知道要怎麼用9 Q' ^* n2 G2 M) x6 \* {
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
! l: `' v: k8 t' E6 @小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
/ g& N  P. k! n, }- N/ N" n: B' w, c小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
( }$ K9 J; p! L6 X5 o" O& F) d" J4 I. b  }
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!* O" T4 u0 `# r; G
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!- _+ R2 Q' i6 \  ?- j2 t4 n  u
7 G% A4 P% E5 _
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^
# O- x% h" Q$ D+ I* F! ?' g8 \; v5 Q唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><& O; `* |% Y# [2 e
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
! L) E7 i9 b+ [9 I" U8 u% w: ]
& B! P' j& V! ^) {5 ~+ hCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
  y4 i' N" U0 N" _( U( C) m3 x9 x8 V& d- r' z% w$ m4 L7 C
謝謝各位學長們的資料了8 {$ s# t" ?: e, l( w- u& K3 @

1 u' E1 Y. J$ Z! N, i0 f# d謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大' ^& d1 W# k" }" K  J/ |
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:% E! O' E5 {: W! g/ D9 E
could not run simulation.
) h  ]: s+ |" T# I6 h7 \  _' lplease check your  dependencies.
) s8 h# u9 L) m; x) p$ @然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示2 K3 K2 `/ |# F) b. F' j
queued 的狀態。
: N4 q3 }+ A' E不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
6 d5 y" w0 T* f5 W3 N: u, A5 D0 M  a0 C. z' L7 z) O9 Q# ~1 a6 ]
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
- v- U( X1 {5 l- ~僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?; C" v# I/ \2 I) `& _
但小妹下指令如下:
' |: q. G9 L8 B% @" \, E2 d* e& I0 _.power  vdd 0ns  100ns
' S% t: T3 z- Y5 y0 t" D跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
( q, q0 N$ {: C/ v麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
. G* D# X; H. z9 h( K. ^3 e: p8 n$ `+ h! s9 t# ~
vdd需和電路中之電源名稱相同$ P( g5 ~( Q. r7 Z2 J6 P5 h

( u( T0 e4 g  Q" g4 @電源一般就如上列所是就可以了
3 M9 E0 x: [/ t6 G5 W" A, _0 R. l+ z% t4 a, v3 ^
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
! f8 \& ^0 p, j+ `不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? 4 u6 V9 l$ B) u. b$ {6 D! K
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…0 y$ ]2 z( k* g) D
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 1 A+ S% l% A$ u2 _) Y) W% `" |
謝謝m851055的協助^^- `( D; [2 j2 G: f0 v: F
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!% h8 m# G1 b& t/ ^- H5 e0 |" t2 x
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

1 D: z/ g3 l5 _2 j4 r4 t. Z, Z5 x6 s; v
應該是Cadence 以及Laker等大軟體+ i3 c+ c8 J1 N! ]
一般人無法取得個人的license吧XDDD
- F( X* T8 L- S1 ~9 F1 A/ o也就少人寫了
3 _: s8 Z9 W  A7 }9 M而學校自己都會有人在training,所以囉~7 ?9 }& G! ?: H. Y# n& B
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 07:51 AM , Processed in 0.121007 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表