Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
0 u% k0 ]& H! A+ R' s7 b) ]/ R畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
: E; [1 C* O- M. [( U; J& p+ @, R另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。7 U+ \2 y8 G5 J, w/ f2 `" v
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
: Y& Y1 ^3 R8 ^8 E但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
$ ?, w/ q( N6 [/ ]0 F, [至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
$ Q  w% A1 `9 z訊息:the file is binary,LVS can not perfrom iteration, I  M& \" E+ M! K; s& d2 _# F
-----------------------
; ?4 z* u+ r: A不懂為何說我檔案是2進制檔不能重覆執行.....
; c' z8 t, m5 ]. C0 @" @, ]# M+ N1 ?我在LVS Setup 設定畫面中& a8 Z( b$ |% E
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)' R0 J4 L: Q2 z
- ^, x& [. O  K
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)4 N$ m5 ]% C$ ]1 s0 |* e( D

6 Z! V* z3 `# i8 d% o: |, Z8 v  Foutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out* R! l6 K; a) b& N) a8 @- g" e5 }
----------------------------------------
- a: j6 }8 B# l, c. J+ q) f然後跑LVS 則出現如此錯誤訊息  不知為何?- H1 i1 k# o' D9 X
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!  P. U4 V7 Y5 |% p5 h4 N) n
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
# L) P/ P9 X) ?% F因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
8 O/ a9 _- ^+ J& Y. u3 t' Q8 X: E9 [' g( e1 S
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!6 f) W$ O8 b: k2 f
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
# J0 M- U' w- a        L-EDIT轉出的檔名為inv.spc ;  小寫檔名. [, {( ?) X/ q% c( t: `! d
2個檔案存放位置在LVS資料夾下;
! F. B9 u) G" i+ N# s/ [INV.sp   netlist及我加入的command如下:-----------------------------------------------------7 X7 ^$ `" |+ O) E% S
* SPICE netlist written by S-Edit Win32 7.03
5 F3 \6 K! |. l& g! G* Written on Sep 29, 2007 at 22:01:15
* c* P' [! d+ T9 W* ^1 f6 i- y7 a% c$ c3 u/ p; w- h1 I2 p
* Waveform probing commands
& f( M. d" j0 y3 v.probe
$ b) T9 T3 s- X$ M( t4 _1 A! T" Z.probe noise dn(*,TOT): P; i1 }/ Y2 C- q% X. f/ e
.acmodel {*}
4 d; `& X; x& ~0 x.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"8 o9 |" r. n* I' \8 U; a; y
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
) ~; x0 o0 A* J; J. _6 d" O' B+ probetopmodule="INV"1 v7 l2 P& T# C/ g9 l
.include 'ml2_125.md'+ A; d7 L/ P/ B: n. A

, C. m0 f; {+ j9 l* Main circuit: INV
3 `8 B* _8 }- S4 X$ q/ F! dM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
" c" R5 b5 x3 d+ m9 [M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u/ P# f2 x" F% g1 O: o1 `
* End of main circuit: INV; {; U, R/ T% U  a  {. [$ M% }" l: z
----------------------------------------------
/ C/ _' q: S" U我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
. \  u. T0 E/ l, p5 }
7 w& u7 Z5 ^+ D& ]inv.spc  netlist及所加入的command如下:------------------------------------------------- Y1 W& K+ t2 O1 o. \+ u# k
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
( K# O3 [6 @4 _* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb; _! g% z4 J7 K
* Cell:  inv        Version 1.15" h; B7 J0 I" R! p2 q9 W+ L
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext6 X8 f" I0 Q% i! t( K1 F
* Extract Date and Time:  09/29/2007 - 21:59
- E+ j% n% {- M5 m( u$ E* c+ l+ [
* Warning:  Layers with Unassigned AREA Capacitance.
; d% j/ V2 ^0 B+ B6 ~6 i. M*   < Base Resistor ID>
, U7 \: |% |  B' l*   < Diff Resistor ID>$ s. {& H  d8 C# Q- Q3 ?9 h# _
*   <N Diff Resistor ID>; j0 M; D0 M" V
*   <oly2 Resistor ID>
' K/ y5 w. V; q: S* S/ B; N7 o*   <oly Resistor ID>/ L) V9 Z3 q& Y: v" n
*   <MOS Capacitor ID>- l! c( d; [9 V. q
*   <NMOS Capacitor ID>  `# x% g6 V: M- \/ \: ?6 x
*   <N Well Resistor ID>
, n! O4 i  c7 c& D, ?8 g+ i: x* Warning:  Layers with Unassigned FRINGE Capacitance." \" x% t  y* `1 U) c. S
*   < Base Resistor ID>
2 _: O; F2 a) ?7 n2 h4 x*   < Diff Resistor ID>
5 D  A0 E: \1 l6 C*   <N Diff Resistor ID>
, n/ \& L; h* r: Z8 K$ _*   <oly2 Resistor ID>
9 h! H" d1 k$ j) I9 Q, i4 `. P9 T*   <oly Resistor ID>
5 p+ k9 k) X" {/ [! I*   <MOS Capacitor ID>0 r6 ~. O8 @6 x5 ?
*   <NMOS Capacitor ID>9 m. C! T5 M7 b. E9 o, ]
*   <oly1-Poly2 Capacitor ID>
5 u: F( {8 n' F$ o% H/ E*   <ad Comment>
5 ^# N  e  X# G  ^" v( f9 x*   <N Well Resistor ID>- x/ `0 t$ x6 }4 d, R! L
* Warning:  Layers with Zero Resistance.# e1 d+ l; o  Q# U
*   < Base Resistor ID>
% c, S* `3 J5 t2 H  l*   <MOS Capacitor ID>) s6 K# `3 A- p1 X
*   <NMOS Capacitor ID>
( j/ b+ k2 n7 ~*   <oly1-Poly2 Capacitor ID>
, O2 z* c, }2 r$ M*   <ad Comment>
+ ~; [2 s  d& \1 U' \- m: m. Z% G0 s: A1 T4 K" v5 ~3 x. q
* NODE NAME ALIASES
4 {  V# v4 a% q/ r, c) |1 j: A: S*       1 = A (4.5,-6)
3 o. L& p- ?0 P* Z*       2 = Y (17,-5.5)
3 j1 |4 u5 k5 X; h; c% f( {*       3 = GND (21,-23.5)
. x& a) S2 o( Q# {/ O*       4 = VDD (21,17)
" V! ?1 v2 A6 ~) g$ P" i' [9 ^9 k  h. Q8 W. S5 d9 v3 c
.include 'ml2_125.md'
4 l5 f; r4 }# w2 AM1 Y A VDD VDD PMOS L=2u W=9u
  R7 s; T: q/ ]$ i+ S; N0 ?* M1 DRAIN GATE SOURCE BULK (14 1 16 10) 1 V3 q8 I# I& @. q& O: `
M2 Y A GND GND NMOS L=2u W=5u : b* a" _! e7 m2 j+ K
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
) X$ d/ M# U) q5 }! B- h, I+ \6 T6 l) P" p7 X/ H
* Total Nodes: 4
6 U, C6 j2 o$ W' u* a  ~" x* Total Elements: 2/ j; v2 R$ }! S4 h' h4 f
* Total Number of Shorted Elements not written to the SPICE file: 0
8 B8 O3 C6 A+ x' s) d5 |" o* Extract Elapsed Time: 0 seconds
* }, {3 L/ J' d: o) T.END& G1 r2 {* Y  I; b1 x
----------------------------------------------
4 I9 U- T+ R$ {# J8 R9 q, d9 J$ F我也只加入.include 'ml2_125.md'  這行命令而已6 d3 l# s3 O, D4 m
, y$ H6 _3 _  ~
9 L4 @( a& e4 w: i
麻煩大大有空時 看一下唷   ,在此先謝謝您^^0 u" A# e( T* a! M% f& n

, b1 \; M0 }  i. ^+ p! W& g[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for " _% W& n/ u5 m/ k$ c
* Main circuit: INV
& u0 f9 b  P+ ^M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u : g  |1 i- s! g* Q, ~
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u, a8 f+ E9 D0 A2 }7 ?1 F
* End of main circuit: INV
; ?7 A  d. P2 f
2 C# C4 o" U. V2 \3 r& z$ jlayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 % H" U; V& a: ?0 V# A! L
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
8 v- A# r; n* X我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:+ a4 k! T- {# ]( W9 n7 }( ]$ u6 N

: g3 w$ Y3 d1 s: o; O開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc; c) T/ o% ^" i2 ^
                                                               schematic netlist選項  選擇INV.sp
9 A! Z- I2 Q, o" O8 }+ ?4 H# a% W                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路& Y% x- b: T! ?8 R
                                                                                                                          徑與檔名     .out* H6 y: ]! q. @3 J8 c

' p! K% A% H* q* ]3 S7 \                                            overwrite  existing  output   files 也打勾
4 T6 M$ |! I6 Q; X' O* Y! n最後直接執行F5 來RUN  , d* u- B* W4 n9 n4 R2 h
, r; m5 D* W! ]0 O" d0 r
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下8 B1 B  t- p+ Z& T3 M
* Main circuit: INV
, k2 ~' s+ Z5 d$ z! MM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
1 ~2 B9 b2 P8 j# O: dM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
3 J$ j- M/ m( D4 e9 B& I* End of main circuit: INV( K5 ?' U* _7 V7 y

7 t( \. a+ _; Alayout刪除
$ [/ V% J+ F  w. V; `" H .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
6 F' |, k" |2 j# [目前還不知道要怎麼用7 z7 d# Z8 @8 z# T' ]3 |
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
5 d" |' n$ L3 I' o( }# J小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
* E2 ]1 }1 u* e: h5 {+ u小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
" b% @6 r& `' k* P7 b8 t# U3 W
  `% s# ]6 ?, ]" @. k* {! J. l1 F學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
: z9 o6 j& b0 l  m, t1 o: W6 I) b因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!* x% D3 @  L& f5 K; h6 m0 M8 i
% w) w% C; c+ F% \4 O! n
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^9 w) {2 T* ?) _# M$ k7 n, w
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><
& W6 R; T, s1 G* V3 `5 j大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
+ n' a. O  [2 X3 u1 e! |6 e# P. F: V: c; V- v
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......( i  ]. h6 B2 T3 C" a1 Q

; n& P" D3 c  ?& E6 i1 _9 t# C9 I/ _謝謝各位學長們的資料了6 M& H; g& X' H( P2 F( ~4 @
$ ^1 V' w, o# f7 |/ g0 r) ?
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大1 i' M' T; N" x1 J8 @$ I6 }0 w; T) F2 U
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
1 U8 q/ d$ J. i  tcould not run simulation.- c- y, W% ^# v7 n, Y' d
please check your  dependencies.- E: J% y( z5 m/ ?- V. V' m6 o( K
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示1 q; ?  o# a/ L4 a  M
queued 的狀態。
$ q% o5 j' j8 `5 W8 n# v8 B不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
# F' ]$ U4 A' x. ^/ b/ F7 z/ }. I6 `
) a" ?- E: \1 C& x# \麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
7 d; U1 q) A, u; o; ~' ?僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
3 b" F: `+ e: k但小妹下指令如下:
4 {/ c1 `: ?( R# Y: B.power  vdd 0ns  100ns
# ^8 |% k3 ]) M跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!, N. P3 R, \+ k) |& y5 k9 j% @4 d
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0$ ]' t- z* b# f, S8 d

) J8 V( A; p5 y! ^: h- ]! ovdd需和電路中之電源名稱相同3 Q& t. b8 o) P! ^
! |/ M3 M1 _$ f/ R5 D* `9 l/ `
電源一般就如上列所是就可以了
+ X( u6 ], f. d" V5 L- U* j) B4 y# ?5 G5 B7 T+ h
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
( z7 i* K$ q4 I7 U不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
, L! e8 T( q! _4 x& r+ J2 e' ~% m如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
& P+ g' s% h" _& ?! |圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
9 ?% F. m' q: {( _+ v. [' m: l謝謝m851055的協助^^4 M  ]+ ~9 O$ \
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
: q+ T  e' ^8 o% h' X小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
- K) J7 @4 q/ I9 z5 [
- I" s* Z" F, }+ ^0 w
應該是Cadence 以及Laker等大軟體1 C5 l& z- _( j! Z7 ]; O4 S
一般人無法取得個人的license吧XDDD
: p/ E3 J" q$ [9 @' z& ]* y也就少人寫了
# i5 D# R/ v- b; j' v! j7 h而學校自己都會有人在training,所以囉~
7 J1 J2 O% n' C% @1 l書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 10:43 PM , Processed in 0.131516 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表