|
回復 6# 的帖子
即使沒有畫出 反相器的 LAYOUT
* m. F$ Z& ? Z- O# I+ R3 l+ x$ M+ E9 e- Z6 y7 \3 T
也會知道 好的反相器就是 rising/falling 時間 必須要盡量接近, y; t' H/ O: m9 y, V5 U
0訊號 通過反相器的delay 與 1訊號通過反相器的delay 的skew也要盡量接近. C5 {% [% E2 {7 }& V
如果反相器用的SIZE大 要怎麼畫 FINGER3 L( t! Y9 Y: G6 A" ~% l! q6 V
finger 要怎麼擺 會比較能夠抵抗 process variation9 n3 ]% @* j: s7 M" O2 f! C
7 w, w6 p: Q. ]5 U其中 如6樓所說 PMOS 與 NMOS在 相同的 Length情況下
4 E. F) V8 m) [( d' VPMOS width必定是 NMOS width的兩到三倍
+ C; W9 E4 b; v) b& j( f0 I; R, A0 v, M8 @9 O
其原因是因為 不管是哪一家的製程, Y: ~- g3 g2 \3 q! g: c
遷移率 (mobility) NMOS都是PMOS的兩到三倍) `6 w' w8 S( \# b- N- V! `! O
所以 PMOS 必須使用兩到三倍的 W/L2 I, x! l+ j& q y
才能得到 跟NMOS一樣的Idsat
9 H9 Q1 a8 Q* G O
( E- n- @% a) b. U這也反映了 其實LAYOUT也需要懂一點元件物理的觀念
" @" D+ L! i+ u7 w這對找工作絕對是加分. |
|