請問如何設計BCD counter

monkeybad

如題
2 ]8 o4 T& h) g3 A  Q0 m小弟我目前在設計一個時鐘電路 需要一個記數器 不知道這個問題是不是屬於這個討論區
' z6 Y+ O) I+ k如果不是麻煩版主修改一下囉

/ p3 j9 o9 q% `" d$ v目前這個記數器要能數0-9 接著就進位 然後自己reset繼續從0開始 進位後訊號再繼續由一個0-5的記數器開始記數
總之就是能夠記數0-59, 個位數記數0-9, 十位數記數0-5
9 s$ T, L8 u. i1 f6 T2 Y" J4 s: a
請問各位有人有設計過這樣的電路嗎? 或是要去哪裡找相關的資料勒?
謝謝!

monkeybad

感謝小朱仔的熱心回覆
! S' k6 K8 V% I' e7 N9 V' H不過我電路要自己畫 還有我不會用Verilog耶
現在主要是要有電路圖 可以用Hspice模擬的那種
' O  L6 o7 [( L& D' u5 D3 s另外希望inverter越少越好 因為要求要省電! 還有要自己layout!

樓上那份文件好像裡面有寫到 趕快研究一下! 感謝分享!
: s1 @  H9 P. }7 P2 t! z; k
[ 本帖最後由 monkeybad 於 2007-8-28 11:23 AM 編輯 ]

monkeybad

恩恩 不過booling eq好像是在推導一些輸入輸出的條件
, G0 ^  W! H2 Z' A6 Q# s, u
記數器參考一些資料後 找到一個用ripple counter下去修改的
( A0 Q' {4 O# p7 f: l" [2 {ripple counter就是用負緣觸發的T型正反器串接在一起
接著開始從0數到9 然後數到10的時候
就reset重新從0在開始數