一些Layout的問題

okfunny

关于 double guardring,我们的画法是 ntype ring 靠近噪声源
8 K% B+ l6 r" I1 E就是说 如果包的是噪声源的话,ntype ring 在里面,如果是为了防止别的噪声干扰的话,ntype ring包在外面

wendyamy8570

非常感謝大大的分享
非常感謝大大的分享
/ I: `1 c, e* @7 d% u( ]非常感謝大大的分享

semico_ljj

原帖由 finster 於 2007-9-6 10:31 PM 發表
5 }3 h" F) M7 p我是在一篇paper中看到的,不過這篇paper不知被我放在那裡了
% g& E; B5 n' C* N$ @& [, Y: o另外,你所引用的教課書的公式應是Razavi那本"Design of Analog CMOS Integrated Circuits"中第13章的吧
" P! a2 m' D, b' b1 g書上是先決定BJT的顆數比,然後再求出相對應的電阻 ...

9 g: ]* m& ^  |: y; T  c% T' h0 l好像实际确实如此！谢谢！ ……………………………………

laker１０１

非常感謝大大的分享
$ F$ n: m6 P# w. W4 w& }非常感謝大大的分享
" U7 p- v* `# ^非常感謝大大的分享
" i, g; D1 k) v; k常感謝大大的分享
: O7 I6 U: W$ g- N非常感謝大大的分享
非常感謝大大的分享

lethalkiss1

1    普通的logic电路影响不大，  不过一些高频信号， 一些delay电路等的还是尽量避免

2    guard ring 最有效果的是p + guard ring，  但是一定一定一定要接到干净的gnd！！！， 这样才能吸收掉noise。  2种都画的话，比只要p+ 好一点点。

3  这个是为了匹配这样设计的，一般都是设计成1：8    ，1：24 。

gyamwoo

最近在做ｐｌｌ的電路。類比數位都會用到。
& [7 O0 U; q: ^5 D# ~4 n$ ?/ c/ i各位都好利害啊，每個回文都有參考價值呢∼∼

kstcandy

剛好要瞭解這方面的資訊，正好做來參考...

* [6 `7 n& R8 c+ K謝謝分享...

091234567

非常感謝大大分享~
7 V' T; d% M/ M- t: d* y非常感謝大大分享~
1 I5 O! p9 U& G4 h. I3 d非常感謝大大分享~

lnxmj

2：pring 接地收集空穴，nring接高电位收集电子，二者纵向结深越深越好；多子ring是为了让sub电位不被拉高或拉低，少子ring收集电子或空穴

段睿閩@FB

謝謝各位前輩的經驗分享

alfie.chuang

1
, V: ~2 h0 P. z怕千擾
可以事先詢問rd care的地方，避免跨過即可
2
依pnmos來決定第一圈及第二圈ring
3
) Z9 e1 }6 K2 E' |我也是畫9官格

188

非常感謝大大的分享
. M& Z! h3 H. ]' A3 U" w非常感謝大大的分享
( C- p  C) }* F非常感謝大大的分享