|
謝謝大大的建議,對於目前沒什麼設計概念且剩一個學期專題就要結束的我,目前只想要把重心放在學習佈局而設計全加器只希望靠釣魚的方式解決!' ^, p. q& l }- B
而小妹想請教各位先進們一點問題:
% _4 E, t1 `, P; c0 G/ L請問大家有見過 xor_cmos_mirror 所簡化的鏡射式電路嗎
+ [7 ~, F- `2 {http://www.badongo.com/file/4265452$ T1 E4 m& _2 Y& |' c1 A3 |
這是我用powerpoint作好電路圖並上傳的網頁空間 的網址!( K5 n* t" ^. u$ ^
小妹想請問一下各位有見過這種簡化的xor電路的大大們 關於它的電路原理的網站要去那找?因為小妹搜尋不到這個電路的網站,只是聽學長說這種採鏡射式的xor比一般xor消耗功率低以及性能比它好等等....
( d3 ^, ?' j" z* k9 |' |. ^, e5 O--------------------------------------------# |; F6 X+ c) I* k- ~. W& r/ i
小妹目前暫時想到的釣魚方法 是把1位元全加器的 所有xor採鏡射式的 應該會比原先傳統的全加器消耗功率更低才對(當然會跑spice來測式)。2 C. }2 ^4 B8 I6 L0 Z" V" a
1.還有這xor鏡射式電路雖然是2輸入,但在電路圖上來看卻像是8輸入 ,所以想請教一下2輸入怎看的?" u$ A3 y1 X! j6 N- F' h
2.另外是否有傳統cmos全加器原理的網站介紹?因為小妹找了很久都只是介紹真值表和等效電路圖。都沒介紹cmos全加器的優缺點等等... 讓小妹可以試著改善缺點來提升電路性能。
" A$ Y, Z8 F4 V3.傳統的半加器乃xor+and組成的 ,而全加器乃2組半加器 和1組或閘 組成!
' L, i4 F& m( o7 y4 D) w但如果小妹將全加器電路簡化成,即將原先的 and及or 都換成nand閘,我將電路邏輯閘的種類化簡到最少,這樣對電路性能有所提升嗎?0 [5 ?+ _8 R1 t% |- O+ ~. o
一個等效電路中 若將其中的邏輯閘 用萬用閘來取代交換 ,其電路性能是否會有所變化?
0 m6 t p' K" I7 n' j4.還有低功率的問題,通常將L設大、W設小 能降低功率,但L設小、W設大 會沒用嗎?因為小妹使用0.35um製程 L規定 一定要設0.35
/ f/ {4 B7 [7 ]/ Y( I4 L5 D8 l6 @--------------------------------------
4 n+ Z6 f% `$ A& F' a2 [不知1位元全加器是否可能只加幾個基本邏輯閘就能比傳統全加器略為提升一些性能?還有1位元全加器的缺點是什麼? 小妹只查到4bit的串接全加器 就有進位延遲的缺點 等等...& z7 @6 t0 }+ v7 D7 L
; n7 m4 h' W8 k不知小妹這種釣魚式思考的方向是否 有可行性? 也煩請各位先進們提供意見和經驗 謝謝^^
3 |/ h* e$ J) @6 Z+ u我只是認為 連傳統全加器原理和優缺點都不知的話,怎知如何改善其缺點或將優點再提升性能!
/ }' b$ T1 }' ]2 `( B3 T
4 ` o& m) D9 V( O& e) v! U" `* e; R# Q Z[ 本帖最後由 君婷 於 2007-9-5 10:01 PM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|