我猜是不是在VCO電路設計裡面 好像有看過paper提過" z8 m6 S" W/ L) W$ E( V
Low-jitter process-independent DLL and PLL based on self-biased techniques3 X# P* t* D' s
IEEE John G. Maneatis 1996: _! A' B; n) c* q1 r9 t' ~6 ], F
就是可以cancel掉VDD的noise 主要是讓pmos的vgs保持固定0 P% ^6 u- p" l0 v4 l# a
這樣VCO比較不會受到VDD noise的干擾 : I. H: s1 i$ l: J你指的是這個嗎? 還是你把電路貼出來這樣可能比較清楚