我猜是不是在VCO電路設計裡面 好像有看過paper提過: a- M% y! y( c+ S
Low-jitter process-independent DLL and PLL based on self-biased techniques" y" \8 v8 P1 s. T, D
IEEE John G. Maneatis 1996 : |, F. M: z6 e! ^就是可以cancel掉VDD的noise 主要是讓pmos的vgs保持固定7 k# w9 I( X5 o& z. f1 f
這樣VCO比較不會受到VDD noise的干擾 I" W2 `) a. Z
你指的是這個嗎? 還是你把電路貼出來這樣可能比較清楚