設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 關於noise canceling circuit的請教
返回列表 發新帖
查看: 3362|回復: 6
打印 上一主題 下一主題

[問題求助] 關於noise canceling circuit的請教

[複製鏈接]
1#
發表於 2008-3-12 13:51:11 | 顯示全部樓層
我猜是不是在VCO電路設計裡面 好像有看過paper提過$ `" S' q- S6 n( D4 ]4 N8 P) Y) u
Low-jitter process-independent DLL and PLL based on self-biased techniques
9 B2 D: V, Q! q( l& r# u9 MIEEE John G. Maneatis 19962 \6 E& m4 X8 Z1 _- ^0 L6 v
就是可以cancel掉VDD的noise 主要是讓pmos的vgs保持固定$ H% G3 n& D9 Q6 v3 W0 j
這樣VCO比較不會受到VDD noise的干擾
' n( H. `8 q% h7 {& K) |$ N, U. t你指的是這個嗎? 還是你把電路貼出來這樣可能比較清楚
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 01:16 AM , Processed in 0.102513 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表