|
|
PLL的設計者應該會給一份floor plan吧
4 @: b* L' h$ c- I! I! P1 I0 ?( V如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責) a( a; u$ e$ T! }( m
0 A% s: k2 m# T' U0 t
給你幾點我以前交給layout的PLL的擺放位置: E4 M2 i; Y- u( `; B
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
4 A5 b) Y7 A* P; @而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block* R2 R+ T" ?9 h# ?* S! a8 q. J* b
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
3 c% J) W9 }" L& W; @- K# \# o再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...5 P3 p0 r+ a- s9 d" I: ?! u. ~ r) }
* x$ d T5 S) y4 W! C. p( }: d. V; I4 R
|
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-2-26 01:30:40
顯身卡
發表於 2007-10-7 22:39:05