設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝 ...
12345678910... 27下一頁
返回列表 發新帖
樓主: kez366
打印 上一主題 下一主題

[問題求助] PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

  [複製鏈接]
jubrpc
61#
發表於 2009-4-7 01:15:14 | 只看該作者
非常謝謝兩位前輩的分享，小弟目前還在學習中，這真是非常實用的經驗與資料
回復 支持 反對

使用道具 舉報

62#
發表於 2009-4-17 19:36:15 | 只看該作者
很好的東西...很細緻的解說唷~~~% g: B# E/ H, y' X3 P
....感謝2樓大大的解說
# }. @$ g; C* M....感謝3樓大大資料的分享阿...
回復 支持 反對

使用道具 舉報

mike258
63#
發表於 2009-4-18 10:16:58 | 只看該作者
谢谢大大的分享，对你的感谢无以言表# ~0 |* ]# }1 |# z6 G5 G3 u
thanks！！
回復 支持 反對

使用道具 舉報

64#
發表於 2009-4-23 13:53:07 | 只看該作者
謝謝大大的分享! D- S4 M: X# {0 S! u& W) q0 f! {
很棒的databese
+ R' ]- o, D% f. F7 u& H0 Y4 E受益良多唷" ~/ I6 ^# w. H, G
回復 支持 反對

使用道具 舉報

sudaren
65#
發表於 2009-5-1 07:31:04 | 只看該作者
最近正好有在學習layout PLL，受益良多啊！
回復 支持 反對

使用道具 舉報

Davidy
66#
發表於 2009-5-6 18:34:09 | 只看該作者
VCO is the most important block, should consider with LPF together.Notice parasitic RC balance of in/out of VCO
回復 支持 反對

使用道具 舉報

kj.guo
67#
發表於 2009-5-14 23:13:12 | 只看該作者
PLL的layout各个blcok都需要很仔细的考量。3 w- R8 ?$ d2 b
   首先需要确定一个宽度，通常根据应用来确定。比如可以根据该block用到的pad来确定宽度。宽度确定之后，VCO，CP摆一排，如有space，可以放IBAIS，如没有。则IBIAS可以放CP上面。LPF的形状可以适当改变。PFD 和divider放一排，PFD最好对着CP放，减小PFD的输出到CP的走线长度。# M9 v% u# s, k* H
1 PFD 要求采用analog方式run过LVS，保证up和dn路径最好并行layout，保持良好的对称性。# m; V6 N+ `' j& Z
2 CP也要求对称性layout，一般会在不动的电压点添加稳压cap。cp输出到VCO之间的电压控制讯号怕吵，最好加sheding。5 ^9 K  ]& h# i" P" l; `
3 VCO通常采用ring 架构，因此要求每一级之间的走线对称，每一级看到的输出load尽量一致。可以采用不同层metal在分配这些走线，已减小彼此间不希望的couple。外层对好加double ring（VCO很怕吵，同时也很容易吵到别人）
回復 支持 反對

使用道具 舉報

68#
發表於 2009-6-12 20:56:43 | 只看該作者
真是受益良多~~# i2 {; d! d4 D
, Z0 q2 \4 T" R. L- ^" M  ?感謝大大們的經驗分享~~  l* ^& b# S. ^+ }1 @
: O1 n: _3 E1 L( s+ N$ \& j. P而且也回答的很詳細& Z( X3 b! v4 a4 X
  B, P( F2 @/ [( v數位跟類比的區別也有講到( v3 E- d6 R& ~: E$ G
  j4 z' l+ Y+ {, f9 r2 u很受用; i
回復 支持 反對

使用道具 舉報

Apha
69#
發表於 2009-6-26 15:19:05 | 只看該作者
有營養的奶水好吃,一定不能放棄,感謝前輩分享!!
回復 支持 反對

使用道具 舉報

milo_li
70#
發表於 2009-6-29 16:53:53 | 只看該作者
真是收穫良多，謝謝分享啊 ！！！！！！！！！！！！！！！！！！
回復 支持 反對

使用道具 舉報

71#
發表於 2009-7-13 11:09:38 | 只看該作者
正好需要這份資料來參考!!" o& L) S1 @4 R! r  x
謝謝大大的分享~~~受益無窮!
回復 支持 反對

使用道具 舉報

72#
發表於 2009-7-16 13:33:57 | 只看該作者
感謝 "finster" & "shaq" 兩位大大對PLL瞭解甚深，! M0 T  p6 A* ~, u5 p2 o, R, U* E" i
感謝您們的分享，讓我增長見聞。
回復 支持 反對

使用道具 舉報

73#
發表於 2009-7-20 19:11:32 | 只看該作者

re

to PLL layout ,要特别注意不同模块之间的干扰问题，像PFD CP都是低频模块，而VCO post divider 则是高频部分。。。
回復 支持 反對

使用道具 舉報

74#
發表於 2009-7-22 15:08:14 | 只看該作者
感謝分享資料,
( k4 g( ~$ Z. D( S4 q3 d下載回來看看! 6 G( u5 ?7 v" E7 _6 ^% ~
回復 支持 反對

使用道具 舉報

fancysky
75#
發表於 2009-7-23 21:30:26 | 只看該作者
好人啊，分享资料，谢谢，正好跟着项目学习
回復 支持 反對

使用道具 舉報

wujie828
76#
發表於 2009-7-25 23:20:02 | 只看該作者
有見地，學習了~
回復 支持 反對

使用道具 舉報

ansem
77#
發表於 2009-8-9 11:36:33 | 只看該作者
多謝你的熱心分享喔有關PLL電路還在學習當中，這真的是很實用的資料
回復 支持 反對

使用道具 舉報

78#
發表於 2009-8-19 11:25:21 | 只看該作者
感謝大大這樣熱情分享資訊, 這個真的是佛心來的嘛 ...... 非常謝謝
回復 支持 反對

使用道具 舉報

laasong
79#
發表於 2009-8-19 21:16:54 | 只看該作者
我的話   是把filter的部分off-chip說% u  z  V/ W3 O7 h5 p$ m( m5 d; U
也就是把他外接在晶片外  ' I6 O) z+ S5 [. m- r2 P
而VCO是核心部分 其餘的block就往右靠吧" o1 P" U6 t' O9 k0 W5 u
如果是divider兩端的訊號都會用到下一級的話5 l  F/ h7 K9 ]4 x
那訊號線就盡量等長囉1 M- W  r9 r* C2 A* R9 G
對了  忘了補充  我是畫LC tank的VCO  所以震盪器面積是最大的
4 S- S/ C7 O. V/ z7 B其餘部分   比起來  真的很小......* U3 Z9 R1 i" ~9 o; d
, p4 i: m+ g# g- f6 K
[ 本帖最後由 laasong 於 2009-8-19 09:30 PM 編輯 ]
回復 支持 反對

使用道具 舉報

80#
發表於 2009-8-21 13:59:32 | 只看該作者
感謝2樓大大分享
. a; y% w4 N6 _8 f. B2 K2 k9 m/ f& E9 a7 V
最近剛要畫此電路圖) P) k# s' w. Q% a. E( q, g
看完後受益良多，希望此版 有開個類似的討論區 在說明區塊放置的位置
( _8 y1 h7 v% D7 Y1 m7 k; s% i可以讓大家互相切磋學習  感謝
回復 支持 反對

使用道具 舉報

下一頁 »
12345678910... 27下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-21 12:46 PM , Processed in 0.151020 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表