|
|
PLL的設計者應該會給一份floor plan吧
3 w' U. P W. s/ z如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
; i1 X8 ^4 k5 v5 {' }
. v2 ?5 c" P$ ?9 U# [給你幾點我以前交給layout的PLL的擺放位置0 s' L* q6 i* k6 `7 y9 s& B$ y
首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
( Z H* i: J; c' Q8 S而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block0 r1 b" i) T, h$ u
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
7 h$ A/ J' @. Y8 U6 i3 {) V$ I再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
+ Z. z1 \: v" v* L4 O! H7 \# r! j H! q; k6 r1 x8 _
|
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2007-10-7 15:51:01
....想請教各位前輩 謝謝- ^% M. T# E" n; w- H
要在20天內完成有可能?
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
發表於 2007-10-7 22:39:05
