PLL鎖相電路要怎麼layout...想請教各位前輩大大謝謝

linger809 · 發表於 2008-8-31 01:05:42

樓上几位分析的很好,很值得我們學習.
lpf的有的是把電容放在板上,有的放在片子�面
我一般是->pfd->cp->vco放一排,把bias放在pfd和cp之間的某個位置
在divider和上面的器件之間放置lpf的電容,或者有時也放電源之間的moscap濾波電容,作用是用電容隔離divider有可能引入的噪聲,以免影響類比電路
另外降pfd,cp,vco,divider的gardring的電位綫單獨拉,這樣可以很好的隔離噪聲
最後是要將數字部分的電源和類比的電源分開走綫

yingzi07482 · 發表於 2008-9-19 19:56:12

有關PLL電路還在學習當中，這真的是很實用的data~~~~謝謝大大分享~~~~

ansem · 發表於 2008-10-2 13:57:05

真是好東西阿，感謝分享!!!!!!
看來PLL還真是受歡迎哪

dickafaf · 發表於 2008-10-2 16:14:33

我也沒layout過..
PLL電路要考慮很多...不過這真的是很實用的資料..謝謝..

gtxdm · 發表於 2008-10-6 10:12:21

感谢分享.look look

zg8312 · 發表於 2008-10-6 16:06:13

总之，电流流动要很舒服，走线尽量不要来回折返！！！！！！！！！！！！！！

wade · 發表於 2008-10-21 11:16:34

不錯的資料......................................

semico_ljj · 發表於 2008-10-23 13:54:40

走电源地线的宽度要注意些什么呢？还有VIA是不是要多打？？？

semico_ljj · 發表於 2008-10-24 10:53:24

“它是ring的形式”，我觉得很难布局，比如有4个VCO，该怎么放置他们的位置呢？

cindyc · 發表於 2008-10-24 17:51:04

謝謝分享資訊
謝謝分享資訊

semico_ljj · 發表於 2008-10-24 20:29:44

还有请问版主和各位，PLL里面的analog模块总体需要消耗的电流不大，但是瞬间比较大，是不是规划电源地的线宽时要特殊考虑呢？谢谢

semico_ljj · 發表於 2008-10-24 20:30:40

盼望各位回复我的问题，谢谢！盼望各位回复我的问题，谢谢！盼望各位回复我的问题，谢谢！

zshgl · 發表於 2008-10-25 21:37:28

it is very good document
thanks

樹屋小惡魔 · 發表於 2008-11-6 10:42:32

目前還沒有機會接觸這部份相關資訊
不過這樣的問題，與熱心版主的回答
實讓小惡魔，受益良多
更謝謝提供資料的大大
感謝大大們的分享

apiapia · 發表於 2009-1-11 12:02:45

謝謝樓上幾位大大分享的資訊

感謝萬分~~

bggfish · 發表於 2009-1-12 15:38:46

謝謝大大的經驗分享以及資料分享
雖然還沒畫到pll電路不過可以增進知識感恩

jason0001 · 發表於 2009-1-13 08:27:33

感謝各位寶貴的經驗分享
PLL 也有這麼多的細節
受教了！

birdpeng · 發表於 2009-1-14 10:55:36

畫的那麼多次PLL的我,還是對PLL不是很了解,幸虧有大大提供的資料......真是受益匪淺

angala · 發表於 2009-3-5 03:34:14

有關PLL電路還在學習當中，正需要有關這方面的資料....這真的是很實用的data~~~~謝謝大大分享~~~~
謝謝您的分享,下載回來看看!!

gsmlkk · 發表於 2009-4-1 16:18:22

感謝shaq大大的無私分享!受益良多!

		自動登錄	找回密碼
密碼			申請會員

[問題求助] PLL鎖相電路要怎麼layout...想請教各位前輩大大謝謝

回復 2# 的帖子

thanks

感謝 Shaq 大大的分享

[問題求助] PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

回復 2# 的帖子

thanks

感謝 Shaq 大大的分享

[問題求助] PLL鎖相電路要怎麼layout...想請教各位前輩大大謝謝